Nova Patents
ES2402472T3

Concatenated encoding and decoding for multilayer communication protocol

Abstract

An encoding procedure comprising: a coding procedure comprising: encode the systematic bits of a bit stream to define the systematic bits of a bit stream in each of a plurality of memories each intermerse a plurality of buffers (304) with a first code to produce data ias (304) with a first code to produce coded systematic data, the first code being coded, the first code being an external code, in which each of the aforementioned is an external code, in which each of said plurality of buffers includes a buffer buffer includes a system buffer (306) for storing system buffer (306) for storing systematic bits as data not coded before systematic bits as data not coded before the coding of the systematic bits with is of the coding of the systematic bits with said first code and to store a first mentioned portion code and to store a systematic portion of the systematic data encoded systematically of the systematic data encoded; multiplex the content of the plurality of mem; multiplex the content of the plurality of buffers, the aforementioned multiple buffers being performed, said multiplexing being carried out directly on the content of the memory directly on the content of the intermediate memory of each of said intermediate plurality of each of said plurality of buffers (304) and comprises reading buffers (304) and comprises reading a plurality of bits of each buffer of a plurality of bits of each buffer, said plurality of bits coinciding with lia, said plurality of bits coinciding with the length of a radio frame without overloading is the length of a radio frame without overhead such as CRC bits queued for a code as CRC bits queued for an internal code, storing the internal memory content, the contents of the buffer being stored as a result of said intermediate coding as a result of said coding of the systematic bits with said first code of the systematic bits with said first code; and encode the aforementioned igo multiplexed content; and encoding said multiplexed content with a second code to provide a conjunct with a second code to provide a set of radio frames, in which the encoding of the radio frame, in which the coding of said multiplexed content comprises identified multiplexed content comprises identify a bitsa block encode, and then ar a bitsa block encode, and then, encode the block of bits with the second code encode the block of bits with the second code, the second code being said internal code, the second code being said internal code. .

ES2402472T3, drawing sheet 1
Sheet 1 of 3

Term

Term ended

Projected expiry passed 8 October 2022, 4 years ago.

  1. Priority
  2. Filed
  3. Published
  4. Projected expiry
  5. Today

11 claims: 4 independent, 7 dependent

  1. 1
    ES 2 402 472 T3 REIVINDICACIONES 1. Un procedimiento de codificación que comprende:codificar los bits sistemáticos de un flujo de bits en cada una de una pluralidad de memorias intermedias (304) con un primer código para producir datos sistemáticos codificados, siendo el primer código un código externo, en el que cada una de la citada pluralidad de memorias intermedias incluye una memoria intermedia sistemática (306) para almacenar los bits sistemáticos como datos no codificados antes de la codificación de los bits sistemáticos con el citado primer código y para almacenar una porción sistemática de los datos sistemáticos codificados;multiplexar el contenido de la pluralidad de memorias intermedias, realizándose el citado multiplexado directamente sobre el contenido de la memoria intermedia de cada una de la citada pluralidad de memorias intermedias (304) y comprende la lectura de una pluralidad de bits de cada memoria intermedia, coincidiendo la citada pluralidad de bits con la longitud de una trama de radio sin sobrecarga tales como bits de CRC o bits de cola para un código interno, almacenándose el contenido de la memoria intermedia como resultado de la citada codificación de los bits sistemáticos con el citado primer código;y codificar el citado contenido multiplexado con un segundo código para proporcionar un conjunto de tramas de radio, en el que la codificación del citado contenido multiplexado comprende identificar un bloque de bits a codificar, y a continuación, codificar el bloque de bits con el segundo código, siendo el segundo código el citado código interno.
  2. 2
    El procedimiento como se reivindica en la reivindicación 1, en el que la citada codificación de bits sistemáticos en cada una de la pluralidad de memorias intermedias (304) con el primer código comprende:codificar los bits sistemáticos en cada una de la pluralidad de memorias intermedias con un código de bloque.
  3. 3
    El procedimiento como se reivindica en la reivindicación 2, en el que la citada codificación de los bits sistemáticos en cada una de la pluralidad de memorias intermedias con un código de bloque comprende:codificar los bits sistemáticos en cada una de la pluralidad de memorias intermedias con un código de Reed - Solomon.
  4. 4
    El procedimiento como se reivindica en la reivindicación 1, en el que la citada multiplexación del contenido de la pluralidad de memorias intermedias comprende:proporcionar un bloque de bits sucesivamente desde cada una de la pluralidad de memorias intermedias.
  5. 5
    El procedimiento reivindicado en la reivindicación 4, en el que proporcionar el bloque de bits sucesivamente de cada una de la pluralidad de memorias intermedias (304) comprende:proporcionar el bloque de bits que comprende una fila de cada una de la pluralidad de memorias intermedias, estando dispuestos los citados bits en filas en cada una de las citadas memorias intermedias.
  6. 6
    El procedimiento reivindicado en la reivindicación 1 en el que la citada identificación del bloque de bits a codificar comprende:identificar el bloque de bits recibidos de al menos una de la pluralidad de memorias intermedias.
  7. 7
    Un aparato para codificar, que comprende:una pluralidad de memorias intermedias (304);una pluralidad de codificadores externos (310), estando acoplado cada uno de la citada pluralidad de codificadores en comunicación con una de la citada pluralidad de memorias intermedias (304), en el que la citada pluralidad de memorias intermedias está configurada para recibir los bits sistemáticos de un flujo de bits, en el que cada uno de la citada pluralidad de codificadores externos es para codificar los citados bits sistemáticos de una memoria intermedia correspondiente de la citada pluralidad de memorias intermedias para producir datos sistemáticos codificados, en el que cada una de la citada pluralidad de memorias intermedias incluye una memoria intermedia sistemática (306) para almacenar los bits sistemáticos como datos no codificados antes de la codificación de los bits sistemáticos con el citado código externo y para almacenar una porción sistemática de los datos sistemáticos codificados;un multiplexor (312) acoplado en comunicación con la citada pluralidad de memorias intermedias, estando configurado el citado multiplexor para realizar la multiplexación directamente sobre el contenido de la memoria intermedia de cada una de la citada pluralidad de memorias intermedias y comprende la lectura de una pluralidad de bits de cada memoria intermedia, coincidiendo la citada pluralidad de bits con la longitud ES 2 402 472 T3 de una trama de radio sin sobrecarga tales como los bits de CRC o los bits de cola para un código interno, estando almacenado el contenido de la memoria intermedia como resultado de la citada codificación de los bits sistemáticos con el citado código externo;y un codificador interno (314) acoplado en comunicación al citado multiplexor (312), en el que el codificador interno está configurado para identificar un bloque de bits a codificar y codificar el bloque de bits con el citado código interno.
  8. 8
    El aparato como se reivindica en la reivindicación 7, en el que cada una de la citada pluralidad de memorias intermedias está configurada para:almacenar los bits sistemáticos y los bits de paridad.
  9. 9
    El aparato como se reivindica en la reivindicación 7, en el que cada uno de la citada pluralidad de codificadores (310) está configurado para:codificar los bits sistemáticos para proporcionar los bits de paridad.
  10. 10
    El aparato como se reivindica en la reivindicación 9, en el que cada uno de la citada pluralidad de codificadores (310) está configurado para:codificar los bits sistemáticos con un código de bloque.
  11. 11
    El aparato como se reivindica en la reivindicación 7, en el que cada uno de la citada pluralidad de codificadores (310) está configurado para:codificar los bits sistemáticos con un código de Reed - Solomon.
Independent claims11