KR20080098356A

Doping of particulate semiconductor materials

Abstract

The present invention relates to a method for doping semiconductor materials. Essentially, the present invention comprises admixing the particulate semiconductor material with an ionic salt or formulation of an ionic salt. Preferably, the particulate semiconductor material comprises nanoparticles ranging in size from 1 mm to 100 μm. Very preferably, the particle size is between 50 nm and 500 nm. Preferred semiconductor materials are intrinsic and metallic grade silicon. The present invention also relates to a printable composition comprising a doped semiconductor material as well as a binder and a solvent. The present invention also relates to a semiconductor device formed from a layer of a printable composition having p and n type properties.

KR20080098356A, drawing sheet 1
Sheet 1 of 10

Term

1.5 yearsto projected expiry

Projected expiry 20 March 2028, counted from filing; an application has no term until it is granted.

  1. Priority
  2. Filed
  3. Published
  4. Today
  5. Projected expiry

36 claims: 4 independent, 32 dependent

  1. 1
    다량의 미립 반도체 물질을 이온성 염 또는 이온성 염의 제제와 혼합하는 것을 포함하는, 반도체 물질의 도핑 방법.
  2. 2
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 하나 또는 그 초과의 금속 할라이드를 포함하는 방법.
  3. 3
    제 2항에 있어서, 이온성 염 또는 이온성 염의 제제가 하나 또는 그 초과의 알칼리 할라이드, 희토류 할라이드, 또는 전이 금속 할라이드를 포함하는 방법.
  4. 4
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 하나 또는 그 초과의 알칼리 금속 염을 포함하는 방법.
  5. 5
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 하나 또는 그 초과의 희토류 염을 포함하는 방법.
  6. 6
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 하나 또는 그 초과의 전이 금속 염을 포함하는 방법.
  7. 7
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 설페이트, 카보네이트, 니트레이트 또는 이와 유사한 음이온성 착물을 포함하는 방법.
  8. 8
    제 1항에 있어서, 이온성 염 또는 이온성 염의 제제가 금속 양이온 및 음이온 기를 포함하는 화합물을 포함하는 방법.
  9. 9
    제 1항 내지 제 8항 중 어느 한 항에 있어서, 상응하는 염의 염기를 첨가함으로써 달성된 과량의 양이온성 화학종을 지닌 이온성 염의 제제를 다량의 미립 반도체 물질에 첨가하는 것을 포함하는 방법.
  10. 10
    제 9항에 있어서, 양이온성 화학종이 알칼리 금속, 희토류 금속, 전이 금속 또는 그 밖의 양전하를 띄는 금속 이온인 방법.
  11. 11
    제 9항 또는 제 10항에 있어서, 염이 염화나트륨(NaCl)이고, 염기가 수산화나트륨(NaOH)인 방법.
  12. 12
    제 9항 또는 제 10항에 있어서, 염이 염화마그네슘(MgCl 2 )이고, 염기가 수산화마그네슘(Mg(OH) 2 )인 방법.
  13. 13
    제 1항 내지 제 8항 중 어느 한 항에 있어서, 상응하는 염의 산을 첨가함으로써 달성된 과량의 음이온성 화학종을 지닌 이온성 염의 제제를 다량의 미립 반도체 물질에 첨가하는 것을 포함하는 방법.
  14. 14
    제 13항에 있어서, 음이온성 화학종이 할로겐, 설페이트, 카보네이트, 니트레이트 또는 그 밖의 음전하를 띄는 금속 이온인 방법.
  15. 15
    제 13항 또는 제 14항에 있어서, 염이 염화나트륨(NaCl)이고, 산이 염산(HCl)인 방법.
  16. 16
    제 13항 또는 제 14항에 있어서, 염이 염화마그네슘(MgCl 2 )이고, 산이 염산(HCl)인 방법.
  17. 17
    제 1항 내지 제 16항 중 어느 한 항에 있어서, 미립 반도체 물질이 제 IV족 원소;2성분, 3성분 또는 4성분 화합물 반도체;산화물;또는 칼코게나이드(chalcogenide) 반도체 물질을 포함하는 방법.
  18. 18
    제 17항에 있어서, 미립 반도체 물질이 규소를 포함하는 방법.
  19. 19
    제 17항 또는 제 18항에 있어서, 미립 반도체 물질이 진성(intrinsic) 물질을 포함하는 방법.
  20. 20
    제 19항에 있어서, 미립 반도체 물질이 진성 규소를 포함하는 방법.
  21. 21
    제 17항 또는 제 18항에 있어서, 미립 반도체 물질이 n 타입 물질을 포함하는 방법.
  22. 22
    제 21항에 있어서, 미립 반도체 물질이 금속 등급 규소를 포함하는 방법.
  23. 23
    제 1항 내지 제 22항 중 어느 한 항에 있어서, 미립 반도체 물질의 입도가 1nm 내지 100㎛ 범위 내에 있는 방법.
  24. 24
    제 23항에 있어서, 미립 반도체 물질의 입도가 10nm 내지 1000nm의 범위 내에 있는 방법.
  25. 25
    제 24항에 있어서, 미립 반도체 물질의 입도가 50nm 내지 500nm의 범위 내에 있는 방법.
  26. 26
    제 25항에 있어서, 미립 반도체 물질이 명목상 평균 입도가 60nm인 진성 규소 나노분말을 포함하는 방법.
  27. 27
    제 25항에 있어서, 미립 반도체 물질이 평균 입도가 200nm인 금속 등급 규소 나노분말을 포함하는 방법.
  28. 28
    제 1항 내지 제 27항 중 어느 한 항의 방법에 따라 도핑된 미립 반도체 물질, 결합제 및 용매를 포함하는 인쇄가능한 조성물.
  29. 29
    제 28항에 있어서, 미립 반도체 물질이 결합제 및/또는 용매와의 혼합 전에 이온성 염 또는 이온성 염의 제제로 도핑되는 인쇄가능한 조성물.
  30. 30
    제 28항에 있어서, 미립 반도체 물질이 이온성 염 또는 이온성 염의 제제의 첨가 전에 결합제 및/또는 용매와 혼합되는 인쇄가능한 조성물.
  31. 31
    제 28항 내지 제 30항 중 어느 한 항에 있어서, 결합제가 셀룰로스 아세테이트 부티레이트(CAB)인 인쇄가능한 조성물.
  32. 32
    제 28항 내지 제 31항 중 어느 한 항에 있어서, 용매가 클로로포름, 아세톤 또는 시너(thinner)인 인쇄가능한 조성물.
  33. 33
    제 28항 내지 제 30항 중 어느 한 항에 있어서, 결합제가 폴리에스테르 또는 자동중합(autopolymerising) 에스테르(단량체)이고, 용매가 알코올, 아세톤 또는 시너인 인쇄가능한 조성물.
  34. 34
    제 33항에 있어서, 알코올이 에탄올인 인쇄가능한 조성물.
  35. 35
    제 1항 내지 제 27항 중 어느 한 항의 방법에 따라 도핑된 미립 반도체 물질과 결합제의 혼합물로 구성된 반도체 복합체.
  36. 36
    기판, 기판 상에 서로 접촉하여 증착된 반도체 물질의 제 1층 및 제 2층, 및 제 1층 및 제 2층으로 이루어진 각각의 전기적 컨택트를 포함하며, 각각의 제 1층 및 제 2층은 제 28항 내지 제 34항 중의 어느 한 항에 따른 인쇄가능한 조성물을 포함하고, 제 1층 및 제 2층 중 어느 하나는 n 타입 특성을 지니며, 나머지 하나는 p 타입 특성을 지녀서 이들 층 사이에 p-n 접합이 형성되는, 반도체 디바이스.
Independent claims36