Nova Patents
WO0209028A1

Low-power passive transponder

Abstract

The invention concerns a radio-frequency transponder (12) for contact-free identification with a reader (10), comprising: an antenna (24), an analog circuit (25) including a capacitor (32) an AC-DC converter (34), a modulator (40) and a demodulator (38), a logic control circuit (26), a storage unit (27). Said transponder (12) is designed such that: the antenna (24) and the capacitor (32) form together a resonant circuit, the clock extractor (36) processes the first signal (Tx) to extract therefrom a clock signal addressed to said modulator (38) as long as the voltage of said signal (Tx) exceeds a first threshold value, the converter (34) transforms the first signal (Tx) into a rectified signal, to power the transponder (12). The performances of the transponder, and more particularly energy recuperation and data transmission rate, are improved by the fact that the analog circuit comprises two clock extractors, one of low level type (35), the other of the high level type (36).

WO0209028A1, drawing sheet 1
Sheet 1 of 5

Term

No projected expiry on record.

  1. Priority
  2. Filed
  3. Published
  4. Today

2 claims: 1 independent, 1 dependent

  1. 1
    REVENDICATIONS 1. Transpondeur (12) radio-fréquence, pour une identification sans contact au moyen d'un lecteur (10), comprenant:une antenne (24), un circuit analogique (25) qui comporte un condensateur (32), un convertisseur de courant alternatif en courant continu (34), un modulateur (40) et un démodulateur (38), un circuit logique de commande (26), et une mémoire (27), ledit transpondeur (12) étant agencé de manière à ce que: l'antenne (24) et le condensateur (32) forment, ensemble, un circuit résonnant, l'antenne (24) reçoit un premier signal (Tx) provenant dudit lecteur (10) et de type sinusoïdal, présentant une tension de crête (Tx ma χ), modulé et porteur de commandes, et émet un deuxième signal (Rx), porteur d'une réponse auxdites commandes, ledit convertisseur (34) transforme le premier signal (Tx) en un signal redressé, pour assurer l'alimentation du transpondeur (12), caractérisé en ce que ledit circuit analogique (25) comporte, en outre, deux extracteurs d'horloge, l'un de type haut (36), l'autre de type bas (35), agencés de manière à ce que l'extracteur de type haut (36) traite le premier signal (Tx) pour en extraire un signal d'horloge adressé au démodulateur (38) tant que la tension de crête de ce signal (Tx) dépasse une première valeur de seuil, et que l'extracteur de type bas (35) définit une seconde valeur de seuil, lesdits extracteurs étant agencés de manière à ce que le signal d'horloge soit interrompu dès que la tension de crête du premier signal chute en dessous de ladite première valeur de seuil, caractéristique du premier extracteur, et qu'il soit rétabli dès que ladite tension dépasse ladite deuxième valeur de seuil, caractéristique du deuxième extracteur.
  2. 2
    Transpondeur selon la revendication 1 , caractérisé en ce que l'extracteur de type haut (36) comporte:un transistor d'entrée (44) de type PMOS et relié à l'antenne (24) un inverseur polarisé (52) comportant deux transistors l'un de type PMOS (52c) et l'autre de type NMOS (52d), muni d'une entrée (52a) et d'une sortie (52b), et commandé par le transistor d'entrée, un redresseur de valeur de crête (46), formé d'une diode (46a) et d'un condensateur (46b), deux sources de courant (48, 50) alimentant respectivement le transistor d'entrée (44) et l'inverseur polarisé (52), et un inverseur simple (53), dans lequel le redresseur de valeur de crête (46), comporte une entrée (33a) reliée à l'antenne (24) et une sortie (46c) reliée à l'inverseur polarisé (52) pour lui appliquer une tension d'alimentation (VData) égale à la tension de crête (Txmax) du premier signal (Tx) et dans lequel l'entrée (52a) de l'inverseur polarisé (52) est reliée à l'antenne (24) au travers du transistor d'entrée (44) qui décale le signal (Tx) vers le bas, l'extracteur de type haut (36) étant agencé de manière à ce que son seuil de détection (Uh) est défini par la tension d'alimentation (VData) décalée vers le bas d'une valeur égale à la différence de tension définie par les tensions de seuils des deux transistors PMOS (52c) et (44), de telle sorte que ledit signal d'horloge est interrompu dès que la tension de crête (Tx max ) du premier signal (Tx) chute en dessous du seuil de détection (Uh).