Nova Patents
TW439366B

Key scanning circuit

Abstract

The invention provides a method for judging the position of a button according to the discharge time. Key scanning circuit for encoding and decoding the position data of a key input code. The key scanning circuit includes a control unit and a first charge storage. Circuit, and a button matrix circuit. The control unit includes a control terminal and At least one detection terminal, wherein the control terminal can be grounded or floating. The first charge storage circuit has a charging and discharging terminal, and the charging and discharging terminal is coupled in parallel. To the detection end of the control unit. The key matrix circuit includes A plurality of resistors at the first end and a second end, and each has a first end And a plurality of manual switches at a second end, wherein the plurality of resistors are individually The first end is connected with the second end of the adjacent resistance to form a A series resistance circuit having a first end and a second end, and the plurality of switches The first end is respectively coupled to the contact points of the two resistors, and the plurality of switches The second terminal is coupled to the control terminal of the control unit, and the series resistor A first terminal of the circuit is coupled to a charging and discharging terminal of the first charge storage circuit. its When a switch is activated, when the control terminal is grounded, the first charge The charge stored in the storage circuit starts to discharge, and when the control terminal is floating, The first charge storage circuit re-stores charges, and the detecting end will detect the first Whether the charge and discharge terminal of a charge storage circuit has reached a predetermined voltage, the control The unit will calculate the grounding from the control terminal to the detection terminal detecting the The length of time for the predetermined voltage, the control unit judges based on the length of time The corresponding position of the activated switch is displayed.

TW439366B, drawing sheet 1
Sheet 1 of 23

Term

No projected expiry on record.

  1. Priority and filed
  2. Granted
  3. Today

20 claims: 2 independent, 18 dependent

  1. 1
    f、申請專利範圍 1 . 一種按鍵電路,用來將一按鍵輸入之位置資料編碼及 解碼,該按鍵電路包含有: 一控制單元,該控制單元包含一控制端及至少一偵測 端,其中該控制端可選擇於接地或浮接之任一狀態; 一第一電荷儲存電路,該第一電荷儲存電路具有一充 放電端,該充放電端並耦合至該控制單元之偵測端; 一按鍵矩陣電路,其包含個別具有一第一端及一第二 端之複數個電阻,以及個別具有一第一端及一第二端之複 數個手動開關,其中該複數個電阻個別以其第一端與和其 相鄰之電阻之第二端相接的方式形成一具有一第一端及第 二端之串聯電阻電路,而該複數個開關之第一端則分別耦 合於各該二電阻之相接點,該複數個開關之第二端則耦合 至該控制單元之控制端,並且該串聯電阻電路之第一端耦 合至該第一電荷儲存電路之充放電端; 其中當一開關被致動時,藉由該控制端接地時,該第 I 一電荷儲存電路所儲存的電荷開始放電,而當該控制端浮 f i接時,該第一電荷儲存電路重新儲存電荷,該偵測端將偵 丨測該第一電荷儲存電路之充放電端是否已達一預定電壓, 該控制單元並會計算由該控制端開始接地時至該偵測端偵 測到該預定電壓之時間長度,該控制單元並根據該時間長 i度判斷出被致動的開關之相對應位置。 j | 2. 如申請專利範圍第1項之按鍵電路,其中該控制單元 包含一處理器,該處理器中包含有一第一轉換表以儲存各 第13頁 4 3 9 3 6 6 六、申請專利範圍 相鄰電阻之相接點至該串聯電阻電路第一端之間之電阻值 的對照值。 3. 如申請專利範圍第2項之按鍵電路,其中該控制單元 另包含至少一電壓感測器連接於該串聯電阻電路之第一端 用來測量該串聯電阻電路第一端之電壓。 4. 如申請專利範圍第3項之按鍵電路,其中該第一電荷 儲存電路包含有一電容與該串聯電阻電路之第一端相串聯 以形成一R C電路,當一開關被致動而按壓於相鄰電阻間之 一相接點時,該相接點至該串聯電阻電路第一端之間的電 阻值會決定該RC電路的放電(discharge)時間,而當該串 聯電阻電路第一端之電壓低於一預設之電壓值時,該電壓 感測器會被導通,而該處理器則會測出該R C電路開始放電 至該電壓感測器被導通時之時間長度,並根據該時間長度 對照該第一轉換表來判斷出被致動的開關之相對應位置。 5. 如申請專利範圍第2項之按鍵電路,其中更包括有一 第二電荷儲存裝置,該第二電荷儲存電路亦具有一充放電 端耦合至該串聯電阻電路之第二端,並經由一電壓感測器 耦合至該控制單元之另一偵測端。 6. 如申請專利範圍第5項之按鍵電路,其中該處理器則 另包含有一第二轉換表,其内存有各相鄰電阻間之相接點 第14頁 邊 4 3 9 3 6 β____ 六、申請專利範圍 至該串聯電阻電路第二端之間之電阻值的對照值。 7. 如申請專利範圍第6項之按鍵電路,其中該第二電荷 儲存電路包含有一電容與該串聯電阻電路之第二端相串聯 以形成一 R C電路,當一開關被致動而按壓於相鄰電阻間之 一相接點時,該相接點至該串聯電阻電路第二端之間的電 阻值會決定該RC電路的放電(discharge)時間,而當該串 聯電阻電路第二端之電壓低於一預設之電壓值時,該電壓 感測器會被導通,而該處理器則會測出該RC電路開始放電 至該電壓感測器被導通時之時間長度,並根據該時間長度 對照該第二轉換表來判斷出被致動的開關之相對應位置。 8. 如申請專利範圍第1項之按鍵電路,其係為一鍵盤中 之編碼或解碼電路,而該鍵盤係用以連接於一電腦。 9. 如申請專利範圍第8項之按鍵電路,該鍵盤包含有一 殼體及複數組按鍵以可按壓的方式設置於該殼體上,每一 組按鍵之下設有一如上所述之電荷儲存電路及按鍵矩陣電 路。 10. 如申請專利範圍第1項之按鍵電路,其係為一遙控器 中之編碼或解碼電路。 11. 如申請專利範圍第1項之按鍵電路,其中該複數個電 第15頁 i 4 3 9 3 6 6 六、申請專利範圍 阻係為以印刷製成於一薄膜 12. —種按鍵電路,用來將 解碼,該按鍵電路包含有: 一控制單元,該控制單 一第一及一第二電荷儲 具有一充放電端以耦合至該 —按鍵矩陣電路,其包 端之複數個電阻,以及個別 數個手動開關,其中該複數 相鄰之電阻之第二端相接的 二端之串聯電阻電路,而該 合於各該二電阻之相接點, 至該控制單元之控制端,並 合至該第一電荷儲存電路之 之第二端耦合至該第二電荷 其中當至少一開關被致 電路會經由該控制單元之該 制單元之偵測端會偵測該第 應充放電端是否已達一預定 該第一及第二電荷儲存電路 之偵測端偵測到該預定電壓 據該時間長度以判斷出被致 電路版上之等效電阻。 一按鍵輸入之位置資料編瑪及 元包含一控制端及二偵測端; 存電路,每一電荷儲存電路皆 控制單元之相對應偵測端; 含個別具有一第一端及一第二 具有一第一端及一第二端之複 個電阻個別以其第一端與和其 方式形成一具有一第一端及第 複數個開關之第一端則分別耦 該複數個開關之第二端則耦合 且該串聯電阻電路之第一端耦 充放電端,而該串聯電阻電路 儲存電路之充放電端; 動時,該第一及第二電荷儲存 控制端控制而充放電,而該控 —及第二電荷儲存電路之相對 電壓,該控制單元並會計算由 放電開始至該控制單元相對應 之時間長度,該控制單元並根 動的開關之相對應位置。 第16頁 11439366 六、申請專利範圍 13. 如申請專利範圍第1 2項之按鍵電路,其中該控制單元 之控制端可選擇在於接地或浮接任一狀態間跳動,當該控 制端接地時,該第一及第二電荷儲存電路所儲存的電荷開 始放電,而當該控制端浮接時,該第一及第二電荷儲存電 路重新儲存電荷。 14. 如申請專利範圍第1 3項之按鍵電路,其中該控制單元 包含一處理器,該處理器中包含有一第一轉換表以儲存各 相鄰電阻間之相接點至該串聯電阻電路第一端之間之電阻 值的對照值,以及一第二轉換表以儲存各相鄰電阻間之相 接點至該串聯電阻電路第二端之間之電阻值的對照值。 15. 如申請專利範圍第1 4項之按鍵電路,其令該控制單元 另包含二電壓感測器分別電連接於該串聯電阻電路之第一 端及第二端,用來測量該串聯電阻電路第一端及第二端之 電壓。 16. 如申請專利範圍第15項之按鍵電路,其中該第一及第 二電荷儲存電路皆包含一電容分別串聯於該串聯電阻電路 之第一端及第二端並分別形成一 R C電路,當二開關同時被 致動而按壓於相鄰電阻間之二不同相接點時,該二相接點 至該串聯電阻電路第一端及第二端間的電阻值會決定各RC 電路的放電(discharge)時間,而當該串聯電阻電路第一 端或第二端之電壓低於一預設之電壓值時,其相對應之電 第17頁 1439366 六、申請專利範圍 壓感測器會被導通,而該處理器則會測出各RC電路開始放 電至其相對應電壓感測器被導通時之時間長度,並根據所 測出之時間長度來對照該第一及第二轉換表,以判斷出被 致動的開關之相對應位置。 中 盤 ^£ 鐽。 一 ^ 為電 係一 其於 ,接 路連 電用 鍵使 按係 之盤 項鍵 2亥 1 I 第而圍, 範路 利電 專碼 請解 申或 如碼 編 17之 有每 含, 包上 盤體 鍵殼 該該 ,於 路置 電設 鍵式 按方 之的 項壓 7按 .—-4. 第可 圍以 Jf 71-1 amp;°·r_ 利按 專組 請數 申複 如及 .體 18殼 電 存 儲 荷二 及 路 ipjr 矩 fr£ 鍵 按 之 述 所 上 如 有 設 下 之 *11 鏈 按。 組路 器 控 遙 一 為 係 其 路 電 *-二 鍵 按 之 項 2 IX 第 〇 圍路 範電 洚石' 專解 請或 申碼 如編 •之 9中 --I 電 個 數 複。 該阻 中電 其效 ,等 路之 電上 鍵版 按路 之電 項膜 12薄 第一 圍於 範成 利製 專刷 請印 申以 如為 係 20阻 2 第18頁