TW429570B

Plastic integrated circuit device package and micro-leadframe and method for making the package

Abstract

Packages for an integrated circuit device and methods and leadframes for making such packages arc disclosed. The package includes a die, a die pad. leads. bond wires. and an encapsulant. The lower surfaces of the die pad and leads are provided with a stepped profile by an etching step that etches partially through the thickness of a peripheral portion of the die pad, and also etches partially through the thickness of portions of the leads. Encapsulant material fills in beneath the recessed. substantially horizontal surfaces of the die pad and leads formed by the above-described etching step. and thereby prevents the die pad and leads from being pulled vertically from the package body. Other portions of the die pad and leads arc exposed at the lower surface of the package for connecting the package externally. A metal leadframe for making an encapsulated package includes an outer frame A die pad is within and connected to the frame. Leads extend from the frame toward the die pad without contacting the die pad. After an encapsulation step, the die pad and leads are severed from the leadframe. and a completed package is cut from the leadframe. A portion of the severed leads may extend laterally beyond the package sides, and may be bent upwards at its oblique angle to facilitate connection of a solder interconnection to the package, The packages may be made one at a time, or a plurality of packages may be made simultaneously. Packages tray be cut from the leadframe with a punch or saw.

Term

No projected expiry on record.

  1. Priority
  2. Filed
  3. Granted
  4. Today

1 claim: 0 independent, 1 dependent

  1. 1
    一種積體電路元件之封裝體,包含:一金屬晶粒墊具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中該第二面及第三面係相對於第一面,及第三面係位於第二面周邊且垂直介於第一面與第二面間;一積體電路元件係於晶粒墊之第一面上;複數金屬引線各自具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中第二面及第三面係相對於第一面,且第三面係垂直介於第一面與第二面間;複數導體,各導體連結於積體電路元件之導電墊與引線第一面間;以及一包封劑材料其形成一封裝體本體,其中包封劑材料覆蓋晶粒墊之第三面及引線之第三面;以及其中引線之第二面係暴露於封裝體之第一外表面,以及引線之第一面係位於晶粒墊之第一面之相同水平面或位於晶粒墊之第一面下方。v2.如申請專利範圍第1項之封裝體,其中該晶粒墊之第一面係位於引線之第一面之相同水平面,及晶粒墊之第二面係暴露於封裝體之第一外表面。v3.如申請專利範圍第2項之封裝體,其中該引線之第二面具有圓形周邊。v4.如申請專利範圍第2項之封裝體,其中該引線之第二面具有矩形周邊。v5.如申請專利範圍第2項之封裝體,其中封裝體之第一外表面具有一周邊,以及全部或複數引線之第二面係位於該周邊。v6.如申請專利範圍第2項之封裝體,其中該封裝體之第一外表面其有一周邊,及全部或複數引線之第二面係位於周邊內側因而包封劑材料係介於該周邊與各引線之第二面間。v7.如申請專利範圍第6項之封裝體,其中各引線具有第二面係於周邊內側,包括大致平坦之第四面係與引線之第一面相對,其中該第四面係垂直間隔於引線之第一面與第二面間,以及第四面係橫向間隔於引線之第二面與封裝體之第一外表面之周邊間。v8.如申請專利範圍第2項之封裝體,其中該封裝體具有周邊側,及複數引線包括第一部分延伸超出封裝體側邊。v9.如申請專利範圍第8項之封裝體,其中該等引線之第一部分係向上彎曲。v10.如申請專利範圍第1項之封裝體,其中該晶粒墊之第一面具有一周邊,及積體電路元件係伸展於晶粒墊周邊上。v11.如申請專利範圍第10項之封裝體,其中該積體電路元件係延伸於部分引線上。v12.如申請專利範圍第11項之封裝體,其中該封裝體具有周邊側,及積體電路元件之一邊距封裝體邊緣為約0.1毫米或以下。v13.如申請專利範圍第11項之封裝體,其中導體係附著於毗鄰積體電路元件第一側之導電墊,及第一側距離封裝體周邊側為約0.6毫米或以下。v14.如申請專利範圍第2項之封裝體,其中該封裝體具有厚度約0.50毫米或以下。vl5.如申請專利範圍第2項之封裝體,其中介於引線第一面與引線第三面之垂直間距為引線第一面與第二面間之垂直間距之約50%。v16.如申請專利範圍第1項之封裝體,其中該等引線之第二面係排列成陣列。v17.如申請專利範圍第2項之封裝體,其中複數引線包括橫向彎曲。v18.如申請專利範圍第10項之封裝體,其中複數引線包括橫向背曲。v19.如申請專利範圍第17項之封裝體,其中晶粒墊之第一面具有一周邊,及積體電路元件係伸展於晶粒墊之周邊上。v20.如申請專利範圍第19項之封裝體,其中該積體電路元件係伸展於部分引線上。v21.如申請專利範圍第10項之封裝體,其中該等引線之第二面係排列成一陣列,引線之第二面具有一圓形周邊,及複數引線包括一橫向彎曲。v22.一種製造一經包封的積體電路封裝體之金屬引線框,包含:一拋棄式金屬框;一金屬晶粒墊係於框內部且連結至框,晶粒墊具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中該第二面及第三面係相對於第二面,及第三面係位於第二面周邊且垂直介於第一面與第二面間;複數金屬引線由框朝向晶粒墊伸出而未接觸晶粒墊,該引線具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中各引線之第二面及第三面係相對於第一面,且第三面係垂直介於第一面與第二面間。v23.一種同時製造複數經包封的積體電路封裝體之圖樣化金屬長條,包含:複數呈矩陣互連的拋棄式金屬框;一金屬晶粒墊於各框內部且連接於各框,各晶粒墊具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中該第二面及第三面係與第二面相對,以及第三面係位於第二面周邊且係垂直介於第一面與第二面間;複數金屬引線係由各框朝向特定框內部之晶粒墊伸展而未接觸晶粒墊,各引線具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中各引線之第二面及第三面係與第一面相對,且第三面係垂直介於第一面與第二面間。v24.一種製造積體電路元件之封裝體之方法,包含:提供一引線框;該引線框包括一拋棄式金屬框,一金屬晶粒墊位於且連結於該框,該晶粒墊具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中該第二面及第三面係與第二面相對及第三面係位於第二面周邊且垂直介於第一面與第二面間;該引線框包括複數金屬引線由框朝向晶粒墊伸出而未接觸晶粒墊,該引線具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中各引線之第二面及第三面係與第一面相對,且第三面係垂直介於第一面與第二面間;設置一積體電路元件於晶粒墊之第一面上;電連結於積體電路元件上之複數接線墊之一至各引線之第一面;施用一包封劑材料,故積體電路元件、晶粒墊及引線之第一面、以及晶粒墊及引線之第三面由該包封劑材料覆盞,但引線之第二面暴露出;硬化包封劑材料;由框割斷晶粒墊及引線以及由引線框割斷完成的封裝體,其中該等引線之第一面係於晶粒墊第一面之相同水平面或於晶粒墊之第一面下方。v25.如申請專利範圍第24項之方法,其中該包封劑材料係施用成晶粒墊之第二面暴露,及晶粒墊之第一面係位於封裝體引線之第一面之相同平面。v26.如申請專利範圍第25項之方法,其進一步包括於施用包封劑之後而於割斷之前使用金屬鍍敷晶粒墊及引線暴露的第二面。v27.如申請專利範圍第25項之方法,其中該等引線經割斷,故各被割斷引線之第一部分係延伸於包封劑材料外側。v28.如申請專利範圍第27項之方法,其包括相對於封裝體本體之第一面向上彎曲引線之第一部分。v29.一種同時製造複數積體電路元件之方法,包含:提供一圖樣化金屬長條;該長條包括呈矩陣之複數互連的拋棄式金屬框;其中一金屬晶粒墊係位於各框內部且連結於各框,各晶粒墊具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中該第二面及第三面係位於第二面對側,及第三面係位於第二面周邊且垂直介於第一面與第二面間;以及其中複數金屬引線係由各框朝向特定框內部的晶粒墊伸展而未接觸晶粒墊,各引線具有大致平坦之第一面、大致平坦之第二面及大致平坦之第三面,其中各引線之第二面及第三面係與第一面相對,及第三面係垂直介於第一面與第二面間;電連接於各積體電路元件上複數接線墊之一至積體電路元件相同框內部之引線之第一面;施用一包封劑材料,故各積體電路元件、晶粒墊及引線之第一面以及晶粒墊及引線之第三面由包封劑材料覆蓋,但引線之第二面暴露出;硬化包封劑材料;由個別框割斷晶粒墊及引線以及由金屬長條割斯複數完成的封裝體,其中各封裝體引線之第一面係位於晶粒墊第一面之相同水平面或位於晶粒墊第一面下方。v30.如申請專利範圍第29項之方法,其中該包封劑材料經施用成晶粒墊之第二面暴露,及晶粒墊之第一面係位於封裝體引線第一面之相同水平面。v31.一種製造一積體電路封裝體用之一金屬引線框之方法,包含:提供一金屬薄片;移開金屬薄片之選定部分以及形成一引線框具有一框、一晶粒墊位於框內部且連結於框,以及複數引線由框朝向晶粒墊伸展而未接觸晶粒墊;其中該晶粒墊包括大致平坦之第一面及相對的大致平坦之第二面,及該等引線各自包括一大致平坦之第一面及相對的大致平坦之第二面;施用一圖樣化抗光蝕劑阻罩之引線框之晶粒墊及引線一側之選定部分;由一邊以化學方式部分蝕穿晶粒墊及引線,因而移開晶粒墊及引線未經罩蓋部分,以及於晶粒墊及各引線上形成大致平坦的第三面;其中晶粒墊之第三面係與晶粒墊之第一面相對,位於晶粒墊之第二面周邊,且垂直間隔於晶粒墊之第一面與第二面間;以及其中各引線之第三面係相對於該引線之第一面且垂直介於引線之第一面與引線之第二面間。v32.如申請專利範圍第31項之方法,其中去除步驟包括施用圖樣化抗光蝕劑阻罩至金屬薄片,以及以化學方式蝕刻長條而去除金屬薄片之選定部分。