Nova Patents
TW366453B

Signal transmission system for transmitting signals between LSI chips, receiver circuit for use in the signal transmission system, and semiconductor memory device applying the signal transmission system a signal transmission system having the response time of a signal transmission line set at roughly the length of a transmitted symbol or more than that

Abstract

A signal transmission system has a response time of a signal transmission line which is set approximately equal to or longer than the length of a transmitted symbol. More specifically, terminal resistance is set larger than the characteristic impedance of the signal transmission line, driver output resistance is set to a large value, or a damping resistor is provided in series with the signal transmission line. With this configuration, signal power can be reduced drastically.

TW366453B, drawing sheet 1
Sheet 1 of 5

Term

No projected expiry on record.

  1. Priority
  2. Filed
  3. Granted
  4. Today

163 claims: 157 independent, 6 dependent

  1. 1
    一種信號傳輸系統，其中一信號傳輸線之一反應時間被設定大約等於或大於一被傳輸字象之長度。
  2. 2
    依據申請專利範圍第1項之信號傳輸系統，其中在該信號傳輸線之一或兩端點所設的一終端電阻值被設定較大於該信號傳輸線之一特性阻抗。
  3. 3
    依據申請專利範圍第1項之信號傳輸系統，其中至少一電阻器被設置串聯於該信號傳輸線或該信號傳輸線被構建其本身即含有電阻值。
  4. 4
    依據申請專利範圍第1項之信號傳輸系統，其中信號在多個電路方塊之間傳輸。
  5. 5
    依據申請專利範圍第4項之信號傳輸系統，其中該等多個電路方塊中至少有一個具有一用以接收在該信號傳輸線上所傳輸之一信號的接收器電路，且該接收器電路包含有一用以偵測該信號陳示的一部分反應之部分反應偵測單元，及一用以在該信號上做一邏輯決定之信號邏輯決定單元。
  6. 6
    依據申請專利範圍第5項之信號傳輸系統，其中該部分反應偵測單元包含有一用以基於一先前接收到的信號而估計字象間干擾的字象間干擾估計單元及一用以從實際上目前接收到的一信號減去該被估計的字象間干擾的減法單元。
  7. 7
    依據申請專利範圍第6項之信號傳輸系統，其中該字象間干擾估計單元被構建以獲得先前決定值之線性加權的一總數。
  8. 8
    依據申請專利範圍第7項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以保持先前位元資訊之移位記存器及一用以加權在該移位記存器中所保持之資料的加權單元。
  9. 9
    依據申請專利範圍第8項之信號傳輸系統，其中該加權單元是由多個電阻器所構建。
  10. 10
    依據申請專利範圍第8項之信號傳輸系統，其中該加權單元是由多個電容器和切換開關所構建。
  11. 11
    依據申請專利範圍第6項之信號傳輸系統，其中該字象間干擾估計單元被構建以獲得先前決定值之非線性加權。
  12. 12
    依據申請專利範圍第11項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以保持先前的位元資訊之移位記存器及一用以儲存相關於在該移位記存器中所保持的資料之估計的記憶體單元。
  13. 13
    依據申請專利範圍第6項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以累積該先前所接收的信號之一類比值的累積單元及一用以産生從該類比值來的字象間干擾之字象間干擾産生單元。
  14. 14
    依據申請專利範圍第13項之信號傳輸系統，其中該字象間干擾估計單元被構建以取用在一時信後所接收的一信號之一類比值與一固定參考類比值之一線性加權總和。
  15. 15
    依據申請專利範圍第14項之信號傳輸系統，其中該字象間干擾估計單元被設有多個切換開關單元和電容器單元。
  16. 16
    依據申請專利範圍第4項之信號傳輸系統，其中該多個電路方塊是半導體積體電路晶片，且該信號傳輸系統被組成如互相連接該多個半導體積體電路晶片的一匯流排系統。
  17. 17
    依據申請專利範圍第16項之信號傳輸系統，其中該信號傳輸線被組成如一雙向資料匯流排或資料信號線。
  18. 18
    依據申請專利範圍第16項之信號傳輸系統，其中該信號傳輸線被組成如一單向位址匯流排或位址信號線。
  19. 19
    依據申請專利範圍第16項之信號傳輸系統，其中該多個半導體積體電路晶片以一處理器或控制器和多個記憶體模組而被構建。
  20. 20
    一種接收器電路，為在一信號傳輸系統中使用，用以接收在一信號傳輸線上被傳輸的一信號，該接收器電路包含有一用以偵測該信號陳示的一部分反應的部分反應偵測單元，及一用以在該信號上做一邏輯決定的信號邏輯決定單元。
  21. 21
    依據申請專利範圍第20項之接收器電路，其中該部分反應偵測單元包含有一用以基於一先前接收到的信號而估計字象間干擾的字象間干擾估計單元及一用以從在效果上目前接收到的一信號減去該被估計的字象間干擾的減法單元。
  22. 22
    依據申請專利範圍第21項之接收器電路，其中該字象間干擾估計單元被構建以獲得先前決定值之線性加權的一總數。
  23. 23
    依據申請專利範圍第22項之接收器電路，其中該字象間干擾估計單元包含有一用以保持先前位元資訊之移位記存器及一用以加權在該移位記存器中所保持之資料的加權單元。
  24. 24
    依據申請專利範圍第23項之接收器電路，其中該加權單元是由多個電阻器所構建。
  25. 25
    依據申請專利範圍第23項之接收器電路，其中該加權單元是由多個電容器和切換開關所構建。
  26. 26
    依據申請專利範圍第21項之接收器電路，其中該字象間干擾估計單元被構建以獲得先前決定值之非線性加權。
  27. 27
    依據申請專利範圍第26項之接收器電路，其中該字象間干擾估計單元包含有一用以保持先前的位元資訊之移位記存器及一用以儲存相關於在該移位記存器中所保持的資料之估計的記憶體單元。
  28. 28
    依據申請專利範圍第25項之接收器電路，其中該字象間干擾估計單元包含有一用以累積該先前所接收的信號之一類比值的累積單元及一用以産生從該類比值來的字象間干擾之字象間干擾産生單元。
  29. 29
    依據申請專利範圍第28項之接收器電路，其中該字象間干擾估計單元被構建以取用在一時信後所接收的一信號之一類比值與一固定參考類比值之一線性加權總和。
  30. 30
    依據申請專利範圍第29項之接收器電路，其中該字象間干擾估計單元被設有多個切換開關單元和電容器單元。
  31. 31
    一種信號傳輸系統，用以經過一信號傳輸線而在多個電路方塊之間傳輸一信號，包含有：一用以經過一時信線而分配一時信到每一個該電路方塊之時信分配單元；一共同時序信號産生單元，用以基於以較短於為該信號傳播通過在該等電路方塊之間接線所需時間的一時間之正確性的該時信到每一個該等電路方塊而提供共同時序；及一用以與該共同時序同步地傳輸和接收該信號的單元。
  32. 32
    依據申請專利範圍第31項之信號傳輸系統，其中每一個該等電路方塊是一積體電路模組、一積體電路晶片、或設於單一晶片中的一構成電路。
  33. 33
    依據申請專利範圍第31項之信號傳輸系統，其中該信號傳輸線之最大長度並不較大於該信號以一位元時間沿著該信號傳輸線所傳播的距離。
  34. 34
    依據申請專利範圍第33項之信號傳輸系統，其中該信號傳輸線之最大長度並不較大於該信號以一位元時間沿著該信號傳輸線所傳播的距離的一半。
  35. 35
    依據申請專利範圍第33項之信號傳輸系統，其中在該信號傳輸線中插入有一緩衝器，用以給予該信號一等於該信號之一位元時間之一整數倍的延遲，並用以重新傳輸該被延遲的信號，因此該緩衝器致動了該信號使其被傳輸越過超過該信號傳輸線之該最大長度的一距離。
  36. 36
    依據申請專利範圍第35項之信號傳輸系統，其中該緩衝器輸出一為該等其它之電路方塊有需要的時信到經過該緩衝器而連接的其它電路方塊以産生共同時序。
  37. 37
    依據申請專利範圍第31項之信號傳輸系統，其中該信號傳輸線是一共同信號線型式之一匯流排，且被設於有一具有大約等於或大於該匯流排之該特性阻抗的電阻值之終端電阻器的該匯流排之一端點或兩端點。
  38. 38
    依據申請專利範圍第31項之信號傳輸系統，其中用以驅動該信號傳輸線的一驅動器電路具有較該信號傳輸線之該特性阻抗為大之一輸出阻抗。
  39. 39
    依據申請專利範圍第38項之信號傳輸系統，其中該驅動器電路産生一定電流驅動輸出。
  40. 40
    依據申請專利範圍第31項之信號傳輸系統，其中該共同時序信號産生單元捕獲沿著在一向前段落和一向後段落之間被摺疊的一時信線而傳播的時信，且藉著取用在被每一電路方塊所捕獲之該向前和向後傳播時信之該上升時序之間的一時序中繼而産生該共同時序。
  41. 41
    依據申請專利範圍第40項之信號傳輸系統，其中該共同時序信號産生單元包含有一線性總和産生單元用以在該被摺疊的時信線之該向前和向後段落上産生正弦的時信之一線性總和，及一波形成形單元用以波形成形被該線性總和産生單元所獲得之該正弦波。
  42. 42
    依據申請專利範圍第40項之信號傳輸系統，其中該共同時序信號産生單元包含有一相位內插器，用以捕獲在該被摺疊的時信線上之該向前和向後傳播之時信，且用以産生具有在該向前和向後傳播時信之間的一相位中繼的一時信。
  43. 43
    依據申請專利範圍第31項之信號傳輸系統，其中該共同時序信號産生單元沿著該時信線而産生一駐波，且每一個該等電路方塊從沿著該時信線而産生之駐波而捕獲該時信。
  44. 44
    依據申請專利範圍第43項之信號傳輸系統，其中用以沿著該時信線而産生該駐波的一産生單元包括有一産製單元，用以在一時信驅動電路或一時信終端電路或兩者中活性地産製該時信之一被反射的信號，因而調整了該時信線之一電性長度。
  45. 45
    依據申請專利範圍第31項之信號傳輸系統，其中被使用以産生該共同時序的該時信之週期是較長於兩倍之沿著該信號傳輸線而傳輸的該信號之一位元時間的長度。
  46. 46
    依據申請專利範圍第31項之信號傳輸系統，其中該時信線具有一與該信號傳輸線在實質上不同的傳輸特性，且相較於該信號傳輸線該時信線亦設有對抗一外界環境的被增大之電氣遮蔽。
  47. 47
    依據申請專利範圍第31項之信號傳輸系統，其中至少一個之該電路方塊被設在有一用以從該信號清除字象間干擾之接收器電路的一接收端，且經過該信號傳輸線而接收該被傳輸之信號。
  48. 48
    依據申請專利範圍第47項之信號傳輸系統，其中該接收器電路包含有一用以偵測該信號所示之一部分反應的部分反應偵測單元，及一用以在該信號上做一邏輯決定的信號邏輯決定單元。
  49. 49
    依據申請專利範圍第48項之信號傳輸系統，其中該部分反應偵測單元包含有一用以基於一先前所接收的信號而估計字象間干擾的字象間干擾估計單元及一用以從在效果上目前所接收的一信號而減去該被估計的字象間干擾的減法單元。
  50. 50
    依據申請專利範圍第49項之信號傳輸系統，其中該字象間干擾估計單元被構建以獲得先前決定值之線性加權的一總數。
  51. 51
    依據申請專利範圍第50項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以保持先前位元資訊之移位記存器及一用以加權在該移位記存器中所保持之資料的加權單元。
  52. 52
    依據申請專利範圍第51項之信號傳輸系統，其中該加權單元是由多個電阻器所構建。
  53. 53
    依據申請專利範圍第51項之信號傳輸系統，其中該加權單元是由多個電容器和切換開關所構建。
  54. 54
    依據申請專利範圍第49項之信號傳輸系統，其中該字象間干擾估計單元被構建以獲得先前決定值之非線性加權。
  55. 55
    依據申請專利範圍第54項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以保持先前的位元資訊之移位記存器及一用以儲存相關於在該移位記存器中所保持的資料之估計的記憶體單元。
  56. 56
    依據申請專利範圍第53項之信號傳輸系統，其中該字象間干擾估計單元包含有一用以累積該先前所接收的信號之一類比值的累積單元及一用以産生從該類比值來的字象間干擾之字象間干擾産生單元。
  57. 57
    依據申請專利範圍第56項之信號傳輸系統，其中該字象間干擾估計單元被構建以取用在一時信後所接收的一信號之一類比值與一固定參考類比值之一線性加權總和。
  58. 58
    依據申請專利範圍第57項之信號傳輸系統，其中該字象間干擾估計單元被設有多個切換開關單元和電容器單元。
  59. 59
    依據申請專利範圍第31項之信號傳輸系統，其中該共同時序信號産生單元捕獲沿著一向前時信線和一向後時信線而傳播之一向前時信和一向後時信，並藉著取用在被每一電路方塊所捕獲的該向前和向後傳播之時信的該上升或下降時序之間的一時序中繼而産生該共同時序。
  60. 60
    依據申請專利範圍第59項之信號傳輸系統，其中至少一對之含有一向前時信産生電路和一向後時信産生電路之時信産生電路被設置於每一含有該向前時信線和該向後時信線的時信線對偶，且該向前時信和向後時信産生電路調整該向前和向後時信之該上升或下降邊緣之相位以設定該相位於預設的值。
  61. 61
    依據申請專利範圍第60項之信號傳輸系統，其中該向前時信産生電路包含有一單元用以同步化藉著抽取在該向前和向後時信之該上升或下降時序之間的一中繼點而獲得的一中繼相位信號之時序於一參考時信的該上升或下降時序、一用以偵測在該中繼相位信號和該供同時序信號之間的一相位差異的單元、及一用以調整該向前時信之相位使得該被偵測的相位差異變為零之單元。
  62. 62
    依據申請專利範圍第60項之信號傳輸系統，其中多個時信産生電路被設置於該每一向前/向後時信線對偶，且其中位在該向前/向後時信線對偶之每一端點之該時信産生電路只包含有一向前時信産生電路或一向後時信産生電路，且每一位在沿著該向前/向後的中繼位置之該時信産生電路包含有一向後時信産生電路，其基於從在該先前階段之該時信産生電路而接收的該向前時信而産生一共同時序信號和一向後時信、及一向前時信産生電路，其為在下一階段之該時信産生電路而産生一新的向前時信。
  63. 63
    依據申請專利範圍第62項之信號傳輸系統，其中每一該時信産生電路更包括一用以經過一信號線而驅動一被供應之信號的緩衝器。
  64. 64
    依據申請專利範圍第62項之信號傳輸系統，其中連接在該電路方塊之間的該信號線被點到點地連接，且該時信産生電路被設置為該等電路方塊之每一個或多重個。
  65. 65
    依據申請專利範圍第60項之信號傳輸系統，其中該向後時信産生電路從一回授迴路所構建，該迴路實施一相位調整以在該被接收的向前時信和向後時信之間維持一恆定相位差異。
  66. 66
    依據申請專利範圍第60項之信號傳輸系統，其中該向後時信産生電路以一可變延遲單元、一回授迴路用以在該可變延遲單元中同步化一延遲總量於一時信週期、及一單元用以給予該向前時信一以受制於該回授迴路而被控制的一延遲階級而成比例於該時信週期的一延遲總量，而被構建。
  67. 67
    依據申請專利範圍第66項之信號傳輸系統，其中該可變延遲總量包含有階梯式之多個可變延遲電路，該回授迴路控制在每一該可變延遲電路中以相同值的該延遲總量，且該向後時信從沿著該多個可變延遲電路之一被指定之節點而被取用。
  68. 68
    依據申請專利範圍第59項之信號傳輸系統，其中該向後時信之相位被控制使得在該向前時信和該向後時信之一反相樣式之間的該相位差異在任一接收該向前和向後時信的該電路方塊是落於±180度中。
  69. 69
    依據申請專利範圍第68項之信號傳輸系統，其中該向後時信之相位被控制使得在該向前時信和該向後時信之一反相樣式之間的該相位差異在任一接收該向前和向後時信的該電路方塊是落於±90度中。
  70. 70
    依據申請專利範圍第59項之信號傳輸系統，其中該向後時信是該向前時信之一反相之樣式。
  71. 71
    依據申請專利範圍第59項之信號傳輸系統，其中每一該向前和向後時信具有一波型其之上升和下降時間構成一時信週期之一重要部分。
  72. 72
    依據申請專利範圍第71項之信號傳輸系統，其中每一該向前和向後時信具有一正弦、三角的、或梯形的波形。
  73. 73
    依據申請專利範圍第71項之信號傳輸系統，其中該共同時序信號産生電路是一差分比較器，到其中該向前和向後時信被施用作差分的輸入。
  74. 74
    依據申請專利範圍第59項之信號傳輸系統，其中每一該向前和向後時信線之終端端點皆終止於一較大於該等向前和向後時信線之特性阻抗的阻抗。
  75. 75
    依據申請專利範圍第59項之信號傳輸系統，其中至少有一該向前和向後時信藉使用一差分信號傳輸方法而傳輸。
  76. 76
    依據申請專利範圍第75項之信號傳輸系統，其中該向前時信被傳輸作為互補性信號，且該向後時信藉差分地放大該互補性向前時信而從一被産製之信號而被産生。
  77. 77
    依據申請專利範圍第59項之信號傳輸系統，其中該向前和向後時信藉著引介被一由回授所控制之可變延遲電路所給予之一延遲總量成為在一自由運作狀態中之一參考時信而被産生。
  78. 78
    依據申請專利範圍第59項之信號傳輸系統，其中當該等向前和向後時信時，只要被輸出於一晶片之外的一信號再度被閂鎖入於該晶片作為該向前時信，基於其而産生該共同時序信號。
  79. 79
    一種信號傳輸系統，包含有：一信號傳輸線，藉著清除被前行資料所引進之一字象間干擾成分，而被組成以不需對每一位元做預充電地傳輸資料；及一用以清除經過該信號傳輸線而傳輸的一信號之一字象間干擾成分的單元。
  80. 80
    依據申請專利範圍第79項之信號傳輸系統，其中該信號傳輸線以一單端點組態而被構建。
  81. 81
    依據申請專利範圍第79項之信號傳輸系統，其中該信號傳輸被組成如互補性匯流排，且該信號傳輸系統包括有一互補性型式匯流排驅動器和一互補性型式匯流排放大器。
  82. 82
    依據申請專利範圍第81項之信號傳輸系統，其中更包含有一預充電電路，其在一資料傳輸期間中不對每一位元預充電該信號傳輸線，且其除了在該資料傳輸期間之外預充電該信號傳輸線至一預設之電位位準。
  83. 83
    依據申請專利範圍第82項之信號傳輸系統，其中該預充電電路只有在該資料傳輸期間之前和之後的一預設期間而預充電該信號傳輸線。
  84. 84
    依據申請專利範圍第82項之信號傳輸系統，其中該預充電電路在所有該資料傳輸期間之外的期間中而預充電該信號傳輸線。
  85. 85
    依據申請專利範圍第82項之信號傳輸系統，其中該預充電電路任意地從外界預充電該信號傳輸線。
  86. 86
    依據申請專利範圍第81項之信號傳輸系統，其中該互補性型式匯流排放大器包含一有為相關於每一之該互補性匯流排的一單端點線之一字象間干擾清除功能之放大器，及一設於有字象間干擾清除的該放大器之該下游端上的互補性型式差分放大器。
  87. 87
    依據申請專利範圍第86項之信號傳輸系統，其中該互補性型式差分放大器被組成如一閂鎖型式差分放大器。
  88. 88
    依據申請專利範圍第87項之信號傳輸系統，其中該閂鎖型式差分放大器被組成如一閘接收差分放大器。
  89. 89
    依據申請專利範圍第86項之信號傳輸系統，其中該互補性型式差分放大器被組成如一電流鏡型式差分放大器。
  90. 90
    依據申請專利範圍第81項之信號傳輸系統，其中該互補性型式匯流排放大器包含有：一具有第一和第二閘接收互補性輸入的差分放大器；一設於該差分放大器之每一該第一和第二輸入的放大器預充電電路，用於以強化該差分放大器之敏感度之方式作預充電；及兩組設於該差分放大器之該第一和第二輸入的第一和第二電容器，其中該差分放大器之該第一和第二輸入經由該等第一和第二電容器而被耦合於該等互補性匯流排，且在電容器之每一組中該第一電容器總是被耦合於該等互補性匯流排之一，然而該第二電容器是選擇性地藉一切換開關單元而被耦合於該等互補性匯流排之一或另一個。
  91. 91
    依據申請專利範圍第90項之信號傳輸系統，其中在每一組之電容器中，在一字象間干擾估計操作中，該第二電容器被耦合於相對於被耦合於被連接於該相同差分輸入的該第一電容器的該匯流排的該匯流排，且在一資料決定操作中，其被耦合於被耦合於被連接於該相同差分輸入的該第一電容器的該相同的匯流排，因而達成互補性字象間干擾成分的清除。
  92. 92
    依據申請專利範圍第90項之信號傳輸系統，其中當以C10註明該第一電容器之值且以C20註明該第二電容器之值時，則該第一和第二電容器之值被選取以實質上滿足方程式C10/(C10+C20)=(1+exp(-T/τ))/2,其中τ是該匯流排之時間常數，且T是一位元之週期或出現在該匯流排上一位元資料的時間。
  93. 93
    依據申請專利範圍第90項之信號傳輸系統，其中該差分放大器被組成如一閂鎖型式之差分放大器。
  94. 94
    依據申請專利範圍第93項之信號傳輸系統，其中除了在一資料讀取期間之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  95. 95
    依據申請專利範圍第93項之信號傳輸系統，其中當在一資料讀取期間中一差分放大器輸入節點預充電操作和一字象間干擾成分估計操作時，且除了在一資料傳送期間中之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  96. 96
    依據申請專利範圍第90項之信號傳輸系統，其中該差分放大器被組成如一電流鏡型式之差分放大器。
  97. 97
    依據申請專利範圍第90項之信號傳輸系統，其中該差分放大器被組成使除了在一資料傳送期間之外不至於操作。
  98. 98
    依據申請專利範圍第81項之信號傳輸系統，其中該互補性型式匯流排放大器包含有每一皆具有一字象間干擾清除功能之第一和第二放大器方塊，且被組成使得當該第一放大器方塊正實施一字象間干擾估計操作時該第二放大器方塊則實施一資料決定操作，且在下一個時序，當該第一放大器方塊正實施一資料決定操作時該第二放大器方塊則實施一字象間干擾估計操作，且其中每一該第一和第二放大器方塊包含有：一具有第一和第二閘接收互補性輸入的差分放大器；一設於該差分放大器之每一該等第一和第二輸入的放大器預充電電路用以在一強化該差分放大器之該敏感度的方式作預充電；及兩組設於該差分放大器之該等第一和第二輸入的第一和第二電容器，其中該差分放大器之該等第一和第二輸入經由該等第一和第二電容器而被耦合於該等互補性匯流排，且在電容器之每一組中該第一電容器總是被耦合於該等互補性匯流排之一，然而該第二電容器是選擇性地藉一切換開關單元而被耦合於該等互補性匯流排之一或另一個。
  99. 99
    依據申請專利範圍第98項之信號傳輸系統，其中在每一組之電容器中，在一字象間干擾估計操作中，該第二電容器被耦合於相對於被耦合於被連接於該相同差分輸入的該第一電容器的該匯流排的該匯流排，且在一資料決定操作中，其被耦合於被耦合於被連接於該相同差分輸入的該第一電容器的該相同的匯流排，因而達成互補性字象間干擾成分的清除。
  100. 100
    依據申請專利範圍第98項之信號傳輸系統，其中當以C10註明該第一電容器之值且以C20註明該第二電容器之值時，則該第一和第二電容器之值被選取以實質上滿足方程式C10/(C10+C20)=(1+exp(-T/τ))/2,其中τ是該匯流排之時間常數，且T是一位元之週期或出現在該匯流排上一位元資料的時間。
  101. 101
    依據申請專利範圍第98項之信號傳輸系統，其中該差分放大器被組成如一閂鎖型式之差分放大器。
  102. 102
    依據申請專利範圍第101項之信號傳輸系統，其中除了在一資料讀取期間之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  103. 103
    依據申請專利範圍第101項之信號傳輸系統，其中當在一資料讀取期間中一差分放大器輸入節點預充電操作和一字象間干擾成分估計操作時，且除了在一資料傳送期間中之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  104. 104
    依據申請專利範圍第98項之信號傳輸系統，其中該差分放大器被組成如一電流鏡型式之差分放大器。
  105. 105
    依據申請專利範圍第98項之信號傳輸系統，其中該差分放大器被組成使除了在一資料傳送期間之外不至於操作。
  106. 106
    依據申請專利範圍第81項之信號傳輸系統，其中該互補性型式匯流排放大器包含有：一具有第一和第二閘接收互補性輸入的差分放大器；一設於該差分放大器之第一輸入的放大器預充電電路用以在一強化該差分放大器之該敏感度的方式作預充電；一用以控制在該差分放大器之第二輸入與該差分放大器之一輸出之間的電氣傳導的自動歸零電路；及兩組設於該差分放大器之該等第一和第二輸入的第一和第二電容器，其中該差分放大器之該第一和第二輸入經由該等第一和第二電容器而被耦合於該等互補性匯流排，且在電容器之每一組中該第一電容器總是被耦合於該等互補性匯流排之一，然而該第二電容器是選擇性地藉一切換開關單元而被耦合於該等互補性匯流排之一或另一個。
  107. 107
    依據申請專利範圍第106項之信號傳輸系統，其中在每一組之電容器中，在一字象間干擾估計操作中，該第二電容器被耦合於相對於被耦合於被連接於該相同差分輸入的該第一電容器的該匯流排的該匯流排，且在一資料決定操作中，其被耦合於被耦合於被連接於該相同差分輸入的該第一電容器的該相同的匯流排，因而達成互補性字象間干擾成分的清除。
  108. 108
    依據申請專利範圍第106項之信號傳輸系統，其中當以C10註明該第一電容器之值且以C20註明該第二電容器之值時，則該第一和第二電容器之值被選取以實質上滿足方程式C10/(C10+C20)=(1+exp(-T/τ))/2,其中τ是該匯流排之時間常數，且T是一位元之週期或出現在該匯流排上一位元資料的時間。
  109. 109
    依據申請專利範圍第106項之信號傳輸系統，其中該差分放大器被組成如一閂鎖型式之差分放大器。
  110. 110
    依據申請專利範圍第109項之信號傳輸系統，其中除了在一資料讀取期間之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  111. 111
    依據申請專利範圍第109項之信號傳輸系統，其中當在一資料讀取期間中一差分放大器輸入節點預充電操作和一字象間干擾成分估計操作時，且除了在一資料傳送期間中之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  112. 112
    依據申請專利範圍第106項之信號傳輸系統，其中該差分放大器被組成如一電流鏡型式之差分放大器。
  113. 113
    依據申請專利範圍第106項之信號傳輸系統，其中該差分放大器被組成使除了在一資料傳送期間之外不至於操作。
  114. 114
    依據申請專利範圍第81項之信號傳輸系統，其中該互補性型式匯流排放大器包含有每一皆具有一字象間干擾清除功能之第一和第二放大器方塊，且被組成使得當該第一放大器方塊正實施一字象間干擾估計操作時該第二放大器方塊則實施一資料決定操作，且在下一個時序，當該第一放大器方塊正實施一資料決定操作時該第二放大器方塊則實施一字象間干擾估計操作，且其中每一該第一和第二放大器方塊包含有：一具有第一和第二閘接收互補性輸入的差分放大器；一設於該差分放大器之該第一輸入的放大器預充電電路用以在一強化該差分放大器之該敏感度的方式作預充電；一用以控制在該差分放大器之第二輸入與該差分放大器之一輸出之間的電氣傳導的自動歸零電路；及兩組設於該差分放大器之該等第一和第二輸入的第一和第二電容器，其中該差分放大器之該第一和第二輸入經由該等第一和第二電容器而被耦合於該等互補性匯流排，且在電容器之每一組中該第一電容器總是被耦合於該等互補性匯流排之一，然而該第二電容器是選擇性地藉一切換開關單元而被耦合於該等互補性匯流排之一或另一個。
  115. 115
    依據申請專利範圍第114項之信號傳輸系統，其中在每一組之電容器中，在該字象間干擾估計操作中，該第二電容器被耦合於相對於被耦合於被連接於該相同差分輸入的該第一電容器的該匯流排的該匯流排，且在該資料決定操作中，其被耦合於被耦合於被連接於該相同差分輸入的該第一電容器的該相同的匯流排，因而達成互補性字象間干擾成分的清除。
  116. 116
    依據申請專利範圍第114項之信號傳輸系統，其中當以C10註明該第一電容器之值且以C20註明該第二電容器之值時，則該第一和第二電容器之值被選取以實質上滿足方程式C10/(C10+C20)=(1+exp(-T/τ))/2,其中τ是該匯流排之時間常數，且T是一位元之週期或出現在該匯流排上一位元資料的時間。
  117. 117
    依據申請專利範圍第114項之信號傳輸系統，其中該差分放大器被組成如一閂鎖型式之差分放、大器。
  118. 118
    依據申請專利範圍第117項之信號傳輸系統，其中除了在一資料讀取期間之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  119. 119
    依據申請專利範圍第117項之信號傳輸系統，其中當在一資料讀取期間中一差分放大器輸入節點預充電操作和一字象間干擾成分估計操作時，且除了在一資料傳送期間中之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  120. 120
    依據申請專利範圍第114項之信號傳輸系統，其中該差分放大器被組成如一電流鏡型式之差分放大器。
  121. 121
    依據申請專利範圍第114項之信號傳輸系統，其中該差分放大器被組成使除了在一資料傳送期間之外不至於操作。
  122. 122
    一種半導體記憶體裝置，包含有該互補性型式匯流排放大器、該互補性型式匯流排驅動器、及該等互補性匯流排，在申請專利範圍81中所描術的其分別作為一資料匯流排放大器、一感測放大器、及資料匯流排，其中該資料匯流排放大器移除被包含在經過該等資料匯流排而從該感測放大器所傳輸的資料中的一字象間干擾成分，且因而在資料傳輸中不預充電該等資料匯流排地實施不中斷的資料讀取。
  123. 123
    依據申請專利範圍第122項之半導體記憶體裝置，其中該半導體記憶體裝置是一動態隨機取用記憶體。
  124. 124
    依據申請專利範圍第123項之半導體記憶體裝置，其中該等資料匯流排以一承襲結構而被組織。
  125. 125
    依據申請專利範圍第124項之半導體記憶體裝置，其中該等資料匯流排包含有一在地資料匯流排用以傳輸經過一被選取之縱項傳送閘而從該感測放大器所輸出之資料，及一泛在資料匯流排用以傳輸經過一被選取之在地資料匯流排切換開關而從該在地資料匯流排所傳送之資料。
  126. 126
    依據申請專利範圍第123項之半導體記憶體裝置，其中該資料匯流排放大器藉著操作兩個平行設置且備有一字象間干擾清除功能的放大器方塊而以與一時信之該上升和下降時序或互補性時信之該等上升時序同步的一交織樣式而讀出資料。
  127. 127
    依據申請專利範圍第126項之半導體記憶體裝置，更包含有：一具有一縱項解碼器和一縱項選取信號産生電路的第一縱項選取信號産生單元用以從該時信之該上升時序而産生一縱項選取信號；及一具有一縱項解碼器和一縱項選取信號産生電路的第二縱項選取信號産生單元用以從該時信之該下降時序或一反相的時信之該上升時序而産生一縱項選取信號，且其中：該第一和該第二縱項選取信號産生單元以一交織的樣式被操作而以高速實施在該等縱項選取信號之間的切換。
  128. 128
    依據申請專利範圍第127項之半導體記憶體裝置，其中該第一和該第二縱項選取信號産生單元以一重疊的樣式而産生該等縱項選取信號。
  129. 129
    依據申請專利範圍第123項之半導體記憶體裝置，其中該資料匯流排放大器藉使用一備有一字象間干擾清除功能的單放大器方塊而讀出資料。
  130. 130
    依據申請專利範圍第129項之半導體記憶體裝置，其中備有一字象間干擾清除功能的該放大器方塊與一時信之該上升或下降時序同步地實施一字象間干擾成分估計操作，且與該時信之該下降或上升時序同步地實施一資料選取操作。
  131. 131
    依據申請專利範圍第122項之半導體記憶體裝置，其中該半導體裝置包括一為該等資料匯流排而設的負載。
  132. 132
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一低的位準端，則該負載被構建有一大小恰足以壓制該等資料匯流排之移位之一P-通道MOS電晶體，且該等互補性匯流排通過該P-通道MOS電晶體而分別被拉至一高位準，且其中除了在資料傳輸之外，該P-通道MOS電晶體被關閉以阻停該負載的動作。
  133. 133
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一低的位準端，則該負載被構建有一大小恰足以壓制該等資料匯流排之移位之一N-通道MOS電晶體，且該等互補性匯流排通過該N-通道MOS電晶體而分別被拉至一高位準，且其中除了在資料傳輸之外，該N-通道MOS電晶體被關閉以阻停該負載的動作。
  134. 134
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一低的位準端，則該負載被構建有一電阻器，且該電阻器經過一電晶體而被連接於一高位準，且其中除了在資料傳輸之外，該電晶體被關閉以阻停該負載的動作。
  135. 135
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一低的位準端，則該負載被構建有交叉耦合的P-通道MOS電晶體，且該交叉耦合的P-通道MOS電晶體經過一控制電晶體而被連接於一高位準使得傳輸高位準資料的一匯流排被拉至一比該其它傳輸低位準資料的匯流排為較高的位準，且其中除了在資料傳輸之外，該控制電晶體被關閉以阻停該負載的動作。
  136. 136
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一高的位準端，則該負載被構建有一大小恰足以壓制該等資料匯流排之移位之一N-通道MOS電晶體，且該等互補性匯流排通過該N-通道MOS電晶體而分別被拉至一低位準，且其中除了在資料傳輸之外，該N-通道MOS電晶體被關閉以阻停該負載的動作。
  137. 137
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一高的位準端，則該負載被構建有一大小恰足以壓制該等資料匯流排之移位之一P-通道MOS電晶體，且該等互補性匯流排通過該P-通道MOS電晶體而分別被拉至一低位準，且其中除了在資料傳輸之外，該P-通道MOS電晶體被關閉以阻停該負載的動作。
  138. 138
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一高的位準端，則該負載被構建有一電阻器，且該電阻器經過一電晶體而被連接於一低位準，且其中除了在資料傳輸之外，該電晶體被關閉以阻停該負載的動作。
  139. 139
    依據申請專利範圍第131項之半導體記憶體裝置，其中如果在不設該負載中該等資料匯流排傾向於漸漸地移向一高的位準端，則該負載被構建有交叉耦合的N-通道MOS電晶體，且該交叉耦合的N-通道MOS電晶體經過一控制電晶體而被連接於一低位準使得傳輸低位準資料的一匯流排被拉至一比該其它傳輸高位準資料的匯流排為較低的位準，且其中除了在資料傳輸之外，該控制電晶體被關閉以阻停該負載的動作。
  140. 140
    依據申請專利範圍第131項之半導體記憶體裝置，其中該負載只被設於該泛在資料匯流排上之一位置。
  141. 141
    依據申請專利範圍第131項之半導體記憶體裝置，其中多重該負載被彼此隔開地設在沿著該泛在資料匯流排之多個位置。
  142. 142
    依據申請專利範圍第131項之半導體記憶體裝置，其中該負載只被設於該在地資料匯流排上。
  143. 143
    依據申請專利範圍第131項之半導體記憶體裝置，其中多重該負載被彼此隔開地設在沿著該泛在資料匯流排和該在地資料匯流排之多個位置。
  144. 144
    依據申請專利範圍第122項之半導體記憶體裝置，其中該感測放大器被組成如一CMOS電晶體交叉耦合對偶。
  145. 145
    依據申請專利範圍第122項之半導體記憶體裝置，其中該感測放大器以一閘而接收在一位元線上的一差分電位，且在該位元線被完全打開之前傳送資料於該等資料匯流排上，因而阻止了在該感測放大器中的資料不被該等資料匯流排之該差分電位所反相。
  146. 146
    依據申請專利範圍第145項之半導體記憶體裝置，其中該感測放大器被組成如一P-通道或N-通道MOS電晶體閘接收放大器。
  147. 147
    依據申請專利範圍第145項之半導體記憶體裝置，其中該感測放大器被組成如一CMOS電晶體閘接收放大器。
  148. 148
    依據申請專利範圍第122項之半導體記憶體裝置，其中該半導體記憶體裝置補償一歪斜其從産生用以選取一感測放大器的縱項選取信號之一時間到從該被選取的感測放大器所輸出的到達的資料之一時間而被決定由於該被選取的感測放大器的位置，且以該到達的資料為有效之一正確的時序而決定在該資料匯流排放大器中所使用的控制信號，被在從一縱項選取信號産生電路到該被選取的感測放大器的一第一長度與從該被選取的感測放大器到該資料匯流排放大器之間經過該資料匯流排而被引發之該歪斜。
  149. 149
    依據申請專利範圍第148項之半導體記憶體裝置，其中該半導體記憶體裝置在為位置較近於該縱項選取信號産生電路和該資料匯流排放大器的感測放大器之較後時序及在位置較遠於該縱項選取信號産生電路和該資料匯流排放大器的感測放大器之較早時序而産生該縱項選取信號，因而不相關於每一該等感測放大器的位置地保持資料到達該匯流排放大器的時序實質上是恆定的。
  150. 150
    依據申請專利範圍第149項之半導體記憶體裝置，其中該半導體記憶體裝置被分成多個橫越直接連接於該資料匯流排放大器的該資料匯流排之經度方向的記憶體方塊，一用以選取該記憶體方塊的方塊選取位址被輸入於該縱項選取信號産生電路，一在該縱項選取信號産生電路中的延遲總量被該方塊選取位址所控制，且因而不相關於每一該等感測放大器的位置地資料到達該匯流排放大器的時序實質上是恆定的。
  151. 151
    依據申請專利範圍第148項之半導體記憶體裝置，其中該半導體記憶體裝置供應一列項方塊選取位址於一縱項選取信號産生電路，且一在該縱項選取信號産生電路中的延遲總量被該方塊選取位址以如此一方式所控制，即對該縱項選取信號的該産生時序對位置較遠離該匯流排放大器的方塊是被提前的且對位置較近於該匯流排放大器的方塊是被延遲的。
  152. 152
    依據申請專利範圍第151項之半導體記憶體裝置，其中在該縱項選取信號産生電路中的該延遲總量被一傳送閘和增加的電容量所形成，該增加的電容量之值對於位置較近於該匯流排放大器的方塊被做得較大。
  153. 153
    依據申請專利範圍第151項之半導體記憶體裝置，其中在該縱項選取信號産生電路中的該延遲總量被一包括多個階梯式延遲階段的一延遲線所形成，該延遲線對於位置較近於該匯流排放大器的方塊提供可被通過的一大數目的延遲階段。
  154. 154
    依據申請專利範圍第153項之半導體記憶體裝置，其中每一該延遲階段包含有第一和第二NAND閘及一反相器。
  155. 155
    依據申請專利範圍第148項之半導體記憶體裝置，其中該半導體記憶體裝置在為位置較近於該縱項選取信號産生電路和該資料匯流排放大器的感測放大器之較早時序及在位置較遠於該縱項選取信號産生電路和該資料匯流排放大器的感測放大器之較後時序而産生在該資料匯流排放大器中所使用的控制信號，且在該到達的資料是有效的一正確的時序而決定在該資料匯流排放大器中所使用的該等控制信號。
  156. 156
    一種接收器電路，用以使用在一信號傳輸系統中其經過互補性匯流排而傳輸資料，且其藉清除由前行資料所引介的字象間干擾成分而偵測該資料，該接收器電路包含有：一具有第一和第二閘接收互補性輸入的差分放大器；一設於該差分放大器之每一該等第一和第二輸入的放大器預充電電路用以在一強化該差分放大器之該敏感度的方式作預充電；及兩組設於該差分放大器之該等第一和第二輸入的第一和第二電容器，其中該差分放大器之該第一和第二輸入經由該等第一和第二電容器而被耦合於該等互補性匯流排，且在電容器之每一組中該第一電容器總是被耦合於該等互補性匯流排之一，然而該第二電容器是選擇性地藉一切換開關單元而被耦合於該等互補性匯流排之一或另一個。
  157. 157
    依據申請專利範圍第156項之接收器電路，其中在每一組之電容器中，在該字象間干擾估計操作中，該第二電容器被耦合於相對於被耦合於被連接於該相同差分輸入的該第一電容器的該匯流排的該匯流排，且在該資料決定操作中，其被耦合於被耦合於被連接於該相同差分輸入的該第一電容器的該相同的匯流排，因而達成互補性字象間干擾成分的清除。
  158. 158
    依據申請專利範圍第156項之接收器電路，其中當以C10註明該第一電容器之值且以C20註明該第二電容器之值時，則該第一和第二電容器之值被選取以實質上滿足方程式C10/(C10+C20)=(1+exp(-T/τ))/2,其中τ是該匯流排之時間常數，且T是一位元之週期或出現在該匯流排上一位元資料的時間。
  159. 159
    依據申請專利範圍第156項之接收器電路，其中該差分放大器被組成如一閂鎖型式之差分放大器。
  160. 160
    依據申請專利範圍第159項之接收器電路，其中除了在一資料讀取期間之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  161. 161
    依據申請專利範圍第159項之接收器電路，其中當在一資料讀取期間中一差分放大器輸入節點預充電操作和一字象間干擾成分估計操作時，且除了在一資料傳送期間中之外，該差分放大器於其中設定一輸出節點於一高位準當一資料接收電晶體是一N-通道型式時，或於一低位準當該資料接收電晶體是一P-通道型式時，因而增大操作速度。
  162. 162
    依據申請專利範圍第156項之接收器電路，其中該差分放大器被組成如一電流鏡型式之差分放大器。
  163. 163
    依據申請專利範圍第156項之接收器電路，其中該差分放大器被組成使除了在一資料傳送期間之外不至於操作。
Independent claims163