JP6550366B2

Transmitter and method for transmitting data block in wireless communication system

Abstract

This record has no abstract on file.

JP6550366B2, drawing sheet 1
Sheet 1 of 26

Term

10.1 yearsleft in the term

Expires 17 November 2036.

  1. Priority
  2. Filed
  3. Granted
  4. Today
  5. Expires

10 claims: 10 independent, 0 dependent

  1. 1
    無線通信方法において、 1つ又は複数のエンコーダを用いて、情報ビットを符号化するステップと、 複数の第1のブロックを発生するため、前記符号化された情報ビットに第1のパーシングを行うステップと、 複数の第2のブロックを発生するため、前記複数の第1のブロックに第2のパーシングを行うステップであって、前記符号化された情報ビットの間の少なくとも二つの連続するビットは、前記複数の第2のブロックの一つにおいて連続し、 インターリービングされたデータブロックを発生するため、前記複数の第2のブロックにインターリービングするステップと、 前記インターリービングされたデータブロックを、送信帯域幅にわたって受信器に送信するステップと、を備え、 前記第2のパーシングは、前記1つ又は複数のエンコーダの数に基づいて実行されることを特徴とする方法。
  2. 2
    前記方法は、さらに、 インデックスsを決定するステップを備え、 ここで、sは、 であり、 N BPSCS は、空間ストリーム当たり副搬送波当たりコーディングされたビット個数であることを特徴とする請求項 1 に記載の方法。
  3. 3
    前記インデックスsは、16-QAM(Quadrature amplitude modulation)に対して2、64-QAMに対して3、256-QAMに対して4であることを特徴とする請求項 2 に記載の方法。
  4. 4
    前記インデックスsは、前記符号化された情報ビットの間で連続し、また前記複数の第2のブロックの一つにおいて連続するビットの最大長さに等しいことを特徴とする請求項 2 に記載の方法。
  5. 5
    前記送信帯域幅は、80MHzよりも大きいことを特徴とする請求項 1 に記載の方法。
  6. 6
    一つ又は二つ以上のアンテナと、無線送信を実行するための送信回路と、メモリと、前記一つ又は二つ以上のアンテナ、前記送信回路及び前記メモリと結合されて動作し得るプロセッサとを備え、前記メモリ内に格納されたプログラム命令を実行する通信装置であって、 前記プロセッサは、前記プログラム命令を実行するとき、 1つ又は複数のエンコーダを用いて、情報ビットを符号化し、 複数の第1のブロックを発生するため、前記符号化された情報ビットに第1のパーシングを行い、 複数の第2のブロックを発生するため、前記複数の第1のブロックに第2のパーシングを行い、前記符号化された情報ビットの間の少なくとも二つの連続するビットは、前記複数の第2のブロックの一つにおいて連続し、 インターリービングされたデータブロックを発生するため、前記複数の第2のブロックにインターリービングし、 前記送信回路に、前記インターリービングされたデータブロックを、送信帯域幅にわたって受信器に送信させ、 前記第2のパーシングは、前記1つ又は複数のエンコーダの数に基づいて実行されることを特徴とする装置。
  7. 7
    前記プロセッサは、前記プログラム命令を実行するとき、インデックスsを決定し、 ここで、sは、 であり、 N BPSCS は、空間ストリーム当たり副搬送波当たりコーディングされたビット個数であることを特徴とする請求項 6 に記載の装置。
  8. 8
    前記インデックスsは、16-QAM(Quadrature amplitude modulation)に対して2、64-QAMに対して3、256-QAMに対して4であることを特徴とする請求項 7 に記載の装置。
  9. 9
    前記インデックスsは、前記符号化された情報ビットの間で連続し、また前記複数の第2のブロックの一つにおいて連続するビットの最大長さに等しいことを特徴とする請求項 7 に記載の装置。
  10. 10
    前記送信帯域幅は、80MHzよりも大きいことを特徴とする請求項 6 に記載の装置。
Independent claims10