JP6368397B2

Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device

Abstract

This record has no abstract on file.

JP6368397B2, drawing sheet 1
Sheet 1 of 8

Term

Projected expiry 11 April 2037.

  1. Priority
  2. Filed
  3. Granted
  4. Today
  5. Projected expiry

6 claims: 4 independent, 2 dependent

  1. 1
    第1のトランジスタと、第2のトランジスタと、容量素子と、を有し、 前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのバックゲートと直接接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、 前記第1のトランジスタは、チャネル形成領域にIn、Ga、Zn及びOを有し、 前記第2のトランジスタは、チャネル形成領域にIn、Ga、Zn及びOを有することを特徴とする半導体装置。
  2. 2
    第1のトランジスタと、第2のトランジスタと、容量素子と、を有し、 前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのバックゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのバックゲートと直接接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、 前記第1のトランジスタは、チャネル形成領域にIn、Ga、Zn及びOを有し、 前記第2のトランジスタは、チャネル形成領域にIn、Ga、Zn及びOを有することを特徴とする半導体装置。
  3. 3
    第1のトランジスタと、複数の第2のトランジスタと、容量素子と、を有し、 前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記複数の第2のトランジスタのバックゲートと直接接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、 前記第1のトランジスタは、チャネル形成領域に 酸化インジウムガリウム亜鉛系化合物 を有し、 前記複数の第2のトランジスタは、チャネル形成領域に 酸化インジウムガリウム亜鉛系化合物 を有することを特徴とする半導体装置。
  4. 4
    第1のトランジスタと、複数の第2のトランジスタと、容量素子と、を有し、 前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのバックゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記複数の第2のトランジスタのバックゲートと直接接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、 前記第1のトランジスタは、チャネル形成領域に 酸化インジウムガリウム亜鉛系化合物 を有し、 前記複数の第2のトランジスタは、チャネル形成領域に 酸化インジウムガリウム亜鉛系化合物 を有することを特徴とする半導体装置。
  5. 5
    請求項1又は請求項2において、 前記第1のトランジスタを介して前記第2のトランジスタのバックゲートに供給される電圧に応じて、前記第2のトランジスタのしきい値電圧を制御することが可能であることを特徴とする半導体装置。
  6. 6
    請求項3又は請求項4において、 前記第1のトランジスタを介して前記複数の第2のトランジスタのバックゲートに供給される電圧に応じて、前記複数の第2のトランジスタのしきい値電圧を制御することが可能であることを特徴とする半導体装置。
Independent claims6