JP6197319B2

Method for mounting semiconductor element, and semiconductor device

Abstract

This record has no abstract on file.

JP6197319B2, drawing sheet 1
Sheet 1 of 18

Term

Projected expiry 21 March 2033.

  1. Priority and filed
  2. Granted
  3. Today
  4. Projected expiry

7 claims: 1 independent, 6 dependent

  1. 1
    基板に半導体素子を実装する実装方法であって、 前記基板に形成された基板側パッド上に第1半田接合材料を取り付ける工程と、 前記第1半田接合材料上に該第1半田接合材料よりも融点が低い第2半田接合材料を供給する工程と、 前記半導体素子に形成された素子側パッドが対応する前記基板側パッドに対向し、かつ、前記基板との間に所定の接合ギャップが設けられるように前記半導体素子を配置する工程と、 前記第1半田接合材料の融点よりも低温かつ前記第2半田接合材料の融点よりも高温のリフロー温度でリフローを行い、該第1半田接合材料及び第2半田接合材料を接合するリフロー工程と、 を有する、 半導体素子の実装方法。
  2. 2
    前記第1半田接合材料の頭頂部に凹部を形成する凹部形成工程を更に有し、 前記第2半田接合材料を供給する工程においては、前記凹部に前記第2半田接合材料が充填されるように該第2半田接合材料を供給する、 請求項1に記載の半導体素子の実装方法。
  3. 3
    前記第2半田接合材料を供給する前に、前記基板上に封止材料を供給し、少なくとも前記第1半田接合材料の頭頂部が露出するように該第1半田接合材料を封止する封止工程を、更に有する、 請求項2に記載の半導体素子の実装方法。
  4. 4
    前記第2半田接合材料を供給する前に前記封止材料の上面を平坦にする平坦化工程、を更に有する、 請求項3に記載の半導体素子の実装方法。
  5. 5
    前記封止工程を前記凹部形成工程の前に行う、 請求項3又は4に記載の半導体素子の実装方法。
  6. 6
    前記凹部形成工程において、前記第1半田接合材料の頭頂部に所定の治具を押し付けることによって前記凹部を形成し、 前記封止工程において、前記頭頂部に前記治具を押し付けた状態で前記第1半田接合材料を封止する、 請求項3から5の何れか一項に記載の半導体素子の実装方法。
  7. 7
    前記凹部形成工程において、前記第1半田接合材料の頭頂部を加熱しながら前記凹部を形成する、 請求項2から6の何れか一項に記載の半導体素子の実装方法。
Independent claims7