Nova Patents
JP5592001B2

Data transmission involving multiplexing and demultiplexing of embedded clock signals

Abstract

This record has no abstract on file.

JP5592001B2, drawing sheet 1
Sheet 1 of 8

Term

3.6 yearsleft in the term

Expires 27 April 2030.

  1. Priority and filed
  2. Granted
  3. Today
  4. Expires

25 claims: 6 independent, 19 dependent

  1. 1
    データ伝送システムであって、 第１ノード（１００）であって、少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）を受信し、前記少なくとも２組は、クロック信号がそれぞれ組み込まれる少なくとも２つのデータ信号を含み、時間分割多重、ＴＤＭ、構造による伝送のための前記組をフォーマットする、ように構成される、第１ノードと、 回線周波数を有するビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）として前記ＴＤＭフォーマット信号を送信するように構成される伝送媒体（Ｌ、Ｌ１、Ｌ２）と、 第２ノード（２００、２０１、２０２）であって、前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を受信し、前記少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）が少なくとも一つの第１信号および少なくとも一つの第２信号を含み、前記少なくとも一つの第１信号は、前記少なくとも一つの第２信号が基づく同期ソースとは異なる同期ソースに基づくことを特徴とする、少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）へ前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を逆多重化する、ように構成される、第２ノードと、 を備え、 前記第１ノード（１００）は、 前記少なくとも一つの第１および第２信号から前記異なる同期ソースのそれぞれを示す各クロック信号（ＣＬＫｅ１、ＣＬＫｅｘ２）を抽出するように構成される少なくとも一つのクロック抽出モジュール（１１１、１１２）と、 前記回線周波数で同期されたサンプリング周波数（ｓｍｐ）に基づく各結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）へ前記抽出クロック信号（ＣＬＫｅ１、ＣＬＫｅｘ２）のそれぞれをサンプリングするように構成される少なくとも一つのサンプリングモジュール（１３１、１３２）と、 前記ＴＤＭ構造において各独立信号として前記結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）のそれぞれを含むように構成される多重化モジュール（１４０）と、 を備え、 前記第２ノード（２００、２０１、２０２）は、前記受信したビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）と、前記結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）を示す一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）と、に逆多重化するように構成される逆多重化モジュール（２１０）と、前記一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号に対して、所定のレベル以下に周波数ジッタの量を減少し、従って、前記一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における信号の同期品質よりも上位の同期品質を有する各クロック信号を生成するように構成される少なくともジッタ減衰手段（２３０、２３１、２３２、２７１、２７２）と、前記少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）における各データ信号を、その関連するクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）と再結合させ、データ信号の組（ｄ−ｒｅｓ、ｄ−ｒｅｓ１、ｄ−ｒｅｓ２）において各結果として生じるクロック運搬データ信号を生成するように構成される少なくとも一つのインターフェースモジュール（２２０、２２１、２２２）と、 を備える、データ伝送システム。
  2. 2
    前記第２ノード（２００、２０１、２０２）は、一連の逆多重化クロック信号における各信号において、周波数ジッタの量を所定のレベル以下に低減させ、従って、各安定化クロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）を生成するように構成される少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）を含む、請求項１に記載のデータ伝送システム。
  3. 3
    前記少なくとも一つの狭帯域ジッタ減衰手段（２３０）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）によって定義される入力レートで前記出力データ信号（ｄ−ｏｕｔ）のビットを連続して受信し、前記逆多重化データ信号の所定の数のビットを一時的に格納し、その後、回線アダプタモジュール（３２０）へ前記ビット（ｂｔｓ）を送り出すように構成され、前記ビット（ｂｔｓ）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）に基づく前記安定化クロック信号（ＣＬＫｓｔｂ）によって特定される最終出力レートで連続して送り出され、前記回線アダプタモジュール（３２０）は、前記最終出力レートで出力ターミナルへ前記出力ビット（ｂｔｓ）を連続して転送し、従って前記結果として生じるクロック運搬データ信号（ｄ−ｒｅｓ）を示すように構成される、バッファモジュール（３１０）と関係がある、請求項２に記載のデータ伝送システム。
  4. 4
    前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）の少なくとも一つは、前記少なくとも一つのインターフェースモジュール（２２０、２２１、２２２）の少なくとも一つに組み込まれる、請求項３に記載のデータ伝送システム。
  5. 5
    前記第２ノード（２００）は、 各逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）を受信し、 前記逆多重化クロック信号において周波数ジッタを閾値周波数を超えて低減させ、それによって、結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成し、 前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）へ前記結果として生じた除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を転送する ように構成される、少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）を含む、請求項１〜４のいずれか１項に記載のデータ伝送システム。
  6. 6
    前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される位相ロックループ回路を含む、請求項５に記載のデータ伝送システム。
  7. 7
    前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される共振回路を含む、請求項５または６に記載のデータ伝送システム。
  8. 8
    前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、 各逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）を受信し、 多くのクロック周期を含む平均間隔で前記逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）のための平均周期時間を示す各平均周期長値を繰り返して生成し、 前記平均周期長値に基づいて前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成する ように構成されるクロック再生器を含む、請求項５〜７のいずれか１項に記載のデータ伝送システム。
  9. 9
    前記逆多重化モジュール（２１０）は、前記異なる同期ソースのそれぞれについて読み出し信号（ＣＬＫｏ１、ＣＬＫｏ２）を生成するように構成され、前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）は、クロックパルスの各列が前記ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含み、前記第２ノード（２００）は、 読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）によって特定される入力レートで連続して前記出力データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）のビットを受信し、 前記逆多重化データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）の前記受信したビットの所定の数を一時的に格納し、その後、 前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）によって特定される出力レートで連続して前記ビットを送り出す ように構成される少なくとも一つのバッファ手段（２５１、２５２）をさらに含む、請求項１〜８のいずれか１項に記載のデータ伝送システム。
  10. 10
    前記第１ノード（１００）の前記少なくとも一つのサンプリングモジュール（１３１、１３２）は、問題の前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数と比べて１以上のオーバーサンプリングの係数を示すサンプリングしゅうはすうに基づいて前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）のそれぞれをサンプリングするように構成される、請求項１〜９のいずれか１項に記載のデータ伝送システム。
  11. 11
    前記第１ノード（１００）は、各抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を受信し、それに応えて、前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数の所定の割合を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）を生成するように構成される少なくとも一つの分割モジュール（１５１、１５２）を含む、請求項１０に記載のデータ伝送システム。
  12. 12
    前記第２ノード（２００）は、前記クロック信号を前記インターフェースモジュール（２２１、２２２）へ送る前に、前記所定の割合（１／Ｆ、１／Ｇ）の反対（Ｆ、Ｇ）を示す係数を有する各逆多重化サンプリングクロック信号（ＣＬＫ／Ｆ、ＣＬＫ／Ｇ）、またはその除去バージョンを乗算するように構成される少なくとも一つの乗算器モジュール（２６１、２６２）を含む、請求項１１に記載のデータ伝送システム。
  13. 13
    前記第１ノード（１００）は、前記入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）のそれぞれのペイロード情報を示す各データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）を抽出するように構成される少なくとも一つのデータ抽出モジュール（１２１、１２２）を含み、 前記乗算モジュール（１４０）は、前記ＴＤＭ構造における各独立信号として一連の前記抽出データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）において各データ信号を含むように構成される、 請求項１〜１２のいずれか１項に記載のデータ伝送システム。
  14. 14
    データ伝送方法であって、第１ノード（１００）において、少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）を受信することであって、前記少なくとも２組は、クロック信号がそれぞれ組み込まれ、時間分割多重ＴＤＭ構造による伝送のための前記組をフォーマットする少なくとも２組のデータ信号を含む、受信することと、 前記第１ノード（１００）から伝送媒体（Ｌ、Ｌ１、Ｌ２）へビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）として前記ＴＤＭフォーマット信号を送信することであって、前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）は、回線周波数を有する、送信することと、 第２ノード（２００、２０１、２０２）において前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、前記伝送媒体（Ｌ、Ｌ１、Ｌ２）を介して、受信することと、 少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）へ前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、第２ノード（２００、２０１、２０２）において、逆多重化することと、 を含み、 少なくとも一つの第１信号および少なくとも一つの第２信号を含む前記少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）によって特徴付けられ、前記少なくとも一つの第１信号は、前記少なくとも一つの第２信号が基づく同期信号とは異なる同期信号に基づき、前記方法は、前記第１ノード（１００）において、前記少なくとも一つの第１および第２信号から前記異なる同期信号を示す各クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を抽出することと、前記第１ノード（１００）において、前記回線周波数と同期するサンプリング周波数（ｓｍｐ）に基づいて各結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）へ抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）をサンプリングすることと、前記第１ノード（１００）において、前記ＴＤＭ構造において各独立信号として前記結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）のそれぞれを多重化することと、前記第２ノード（２００，２０１、２０２）において、前記受信したビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）と、前記結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）を示す一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）と、に逆多重化することと、前記第２ノード（２００、２０１、２０２）において、前記一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号に対して、周波数ジッタの量を所定のレベル以下に低減させ、従って一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における前記信号の同期品質よりも上位の同期品質を有する各クロック信号を生成するようにジッタ減衰することと、前記第２ノード（２００、２０１、２０２）において、前記少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）における各データ信号を、その関連するクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）と再結合し、データ信号の組（ｄ−ｒｅｓ、ｄ−ｒｅｓ１、ｄ−ｒｅｓ２）における各結果として生じたクロック運搬データ信号を生成することと、 を含む、方法。
  15. 15
    前記第２ノード（２００、２０１、２０２）において、周波数ジッタの量を所定のレベル以下に低減させ、従って各安定したクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）を生成するように相対的に狭周波数帯において前記一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号においてジッタ減衰することを含む、請求項１４に記載の方法。
  16. 16
    前記狭帯域ジッタ減衰は、 前記出力データ信号（ｄ−ｏｕｔ）の連続して受信したビットの一時的な格納であって、前記ビットは、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）によって特定される入力レートで受信していた、ビットの一時的な格納と、その後、 回線アダプタモジュール（３２０）への前記ビット（ｂｔｓ）の送り出しであって、前記ビット（ｂｔｓ）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）に基づく前記安定化クロック信号（ＣＬＫｓｔｂ）によって特定される最終出力レートで連続して送り出さる、前記ビットの送り出しと、 を含み、 前記回線アダプタモジュール（３２０）は、前記最終出力レートで出力ターミナルへ前記出力ビット（ｂｔｓ）を連続して転送し、従って、結果として生じるクロック運搬データ信号（ｄ−ｒｅｓ）を示すように構成される、 請求項１５に記載の方法。
  17. 17
    周波数ジッタを前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）における閾値周波数を超えて低減させ、それにより結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成することと、 前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）へ前記結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を転送することと、 によって、前記第２ノード（２００、２０１、２０２）において、比較的広周波数帯にける前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）をジッタ減衰することを含む、請求項１５または１６のいずれか１項に記載の方法。
  18. 18
    周波数ジッタを前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）における閾値周波数を超えて低減させることは、 多くのクロック周期を含む平均間隔で前記逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）のための平均周期時間を示す各平均周期長値を、繰り返し、生成することと、 前記平均周期長値に基づいて前記結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成することと、 を含む、請求項１７に記載の方法。
  19. 19
    前記逆多重化することは、 前記異なる同期ソースのそれぞれについて読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）を生成することであって、前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）は、クロックパルスの各列が前記ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含む、読み出しクロック信号を生成することと、 前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）によって特定される入力レートで連続して前記出力データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）のビットを受信することと、 前記逆多重化データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）の前記受信したビットの所定の数を、一時的に、格納することと、その後、 前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）によって特定される出力レートで連続して前記ビットを送り出すことと、 を含む、請求項１５〜１８のいずれか１項に記載の方法。
  20. 20
    前記第１ノード（１００）における前記サンプリングは、問題の前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数と比べて１以上のオーバーサンプリング係数を示すサンプリング周波数に基づいて前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）のそれぞれをサンプリングすることを含む、請求項１５〜１９のいずれか１項に記載の方法。
  21. 21
    各抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）に応えて前記第１ノード（１００）において生成すること、前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数の所定の割合（１／Ｆ、１／Ｇ）を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）を含む、請求項２０に記載の方法。
  22. 22
    前記第２ノード（２００）において、前記インターフェースモジュール（２２１、２２２）へ前記クロック信号を送る前に前記所定の割合（１／Ｆ、１／Ｇ）の反対（Ｆ、Ｇ）を示す係数を有する、各逆多重化サンプリングクロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）、またはその前記逆バージョンを多重化することを含む、請求項２１に記載の方法。
  23. 23
    前記少なくとも２組の前記入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）において各データ信号のペイロード情報を示す各データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）を、前記第１ノード（１００）において、抽出することと、 前記ＴＤＭ構造における各独立信号として前記抽出データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）のそれぞれを、前記第１ノード（１００）において、多重化することと、 を含む、請求項１５〜２２のいずれか１項に記載の方法。
  24. 24
    コンピュータのメモリに読み込み可能なコンピュータプログラムであって、前記プログラムが前記コンピュータ上で実行される場合に請求項１４〜２３のいずれかのステップを制御するためのソフトウェアを含む、コンピュータプログラム。
  25. 25
    コンピュータ可読媒体であって、記録されたプログラムを有し、前記プログラムは、前記プログラムが前記コンピュータに読み込まれる場合に請求項１４〜２３のいずれかのステップを前記コンピュータが制御するようにする、コンピュータ可読媒体。
Independent claims25