JP5117048B2

Method for efficiently producing removable peripheral cards

Abstract

Improved techniques to produce integrated circuit products are disclosed. The improved techniques permit smaller and less costly production of integrated circuit products. One aspect of the inventionis that the integrated circuit products are produced a batch at a time, and that singulation of the batch into individualized integrated circuit products uses a non-linear (e.) g., non-rectangular or curvilinear) sawing or cutting action so that the resulting individualized integrated circuit packages no longer need to be completely rectangular. Another aspect of the invention is that the integrated circuit products can be produced with semiconductor assembly processing such that the need to provide an external package or container becomes optional.

JP5117048B2, drawing sheet 1
Sheet 1 of 12

Term

Term ended

Expired 16 June 2024, 2.3 years ago.

  1. Priority
  2. Filed
  3. Granted
  4. Expired
  5. Today

20 claims: 3 independent, 17 dependent

  1. 1
    同時に複数の集積回路製品を形成する方法であって、同方法は、 複数のインスタンスを有するマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する工程と、 1つ以上のダイを、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程であって、前記それぞれのインスタンスは同インスタンスの厚みを形成する頂面と底面とを有する工程と、 前記1つ以上のダイのそれぞれを、前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、 その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを、一括してモールド材料により封止する工程と、 その後、前記複数のインスタンスのそれぞれの少なくとも1つの領域を少なくとも非直線状に成形する工程を用い、前記複数のインスタンスのそれぞれを単体化し、それにより前記集積回路製品を形成する単体化する工程であって、前記単体化する工程によって、第一の部分と第二の部分と第三の部分とを有する一辺を備える集積回路製品が提供され、第一の部分、第二の部分、および第三の部分のそれぞれは、前記頂面から前記底面に至る前記インスタンスの全厚みに延びており、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第三の部分はノッチを有し、同ノッチは、前記集積回路製品がレセプタクルに挿入されるときに前記集積回路製品が受承されるためのキャッチ領域として機能する工程と、を有し、 前記単体化する工程による各インスタンスの非直線形状は、前記単体化する工程において曲線状または非長方形状に切断することにより達成される方法。
  2. 2
    前記電気的に接続する工程は、前記1つ以上のダイのそれぞれを、前記リードフレームまたは基板の前記それぞれのインスタンスに、少なくともワイヤボンディングする工程を備える請求項1に記載の方法。
  3. 3
    前記封止する工程はモールドされたパネルを形成する請求項1に記載の方法。
  4. 4
    前記単体化する工程はレーザにより提供されるレーザビームにより実施される請求項1に記載の方法。
  5. 5
    前記単体化する工程は高圧ウォータージェットにより実施される請求項1に記載の方法。
  6. 6
    前記基板はプリント回路基板である請求項1に記載の方法。
  7. 7
    前記集積回路製品 は少なくとも1つの抵抗およびキャパシタを含む請求項1に記載の方法。
  8. 8
    前記1つ以上のダイは半導体ダイである請求項1乃至7のうちのいずれかに記載の方法。
  9. 9
    前記集積回路製品はメモリカードである請求項1乃至7のうちのいずれかに記載の方法。
  10. 10
    前記集積回路製品は着脱可能であり、かつ非長方形をなすペリフェラルカードである請求項1に記載の方法。
  11. 11
    前記封止する工程はモールドされたパネルを形成し、かつ 前記インスタンスのそれぞれを前記単体化する工程は、前記モールドされたパネルを、前記集積回路製品である複数のモールドされたパッケージに切断する請求項1に記載の方法。
  12. 12
    前記モールドされたパッケージはメモリカードである請求項11に記載の方法。
  13. 13
    前記単体化する工程の後に、前記メモリカードのそれぞれに被覆物を付与する工程をさらに備える請求項12に記載の方法。
  14. 14
    前記単体化する工程の後に、前記メモリカードのそれぞれに外側筐体を固定する工程をさらに備える請求項12に記載の方法。
  15. 15
    前記インスタンスを電気的にテストする工程は、前記封止する工程の後、かつ前記単体化する工程の前に実行される請求項1に記載の方法。
  16. 16
    前記単体化する工程の後に、前記インスタンスのそれぞれに被覆物を付与する工程をさらに備える請求項1に記載の方法。
  17. 17
    バッチ方式にて製造される集積回路製品であって、同集積回路製品は、 複数のインスタンスを有するマルチインスタンスリードフレームまたはマルチインスタンス基板を提供する工程と、 1つ以上のダイを、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程であって、前記それぞれのインスタンスは同インスタンスの厚みを形成する頂面と底面とを有する工程と、 前記1つ以上のダイのそれぞれを、前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、 その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを、一括してモールド材料により封止する工程と、 その後、前記複数のインスタンスのそれぞれの少なくとも1つの領域を少なくとも非直線状に成形する工程を用い、前記複数のインスタンスのそれぞれを単体化する工程であって、前記複数のインスタンスの少なくとも一つが、互いに対向する第一の辺と第二の辺とを有する集積回路製品であり、第二の辺は第一の部分と第二の部分と第三の部分とを有し、第一の部分、第二の部分、および第三の部分のそれぞれは、前記頂面から前記底面に至る前記インスタンスの全厚みに延びており、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第一の部分の第一の辺からの離間間隔は、第三の部分の第一の辺からの離間間隔よりも小さい工程と、を少なくとも含む操作により製造され、 前記単体化する工程による各インスタンスの非直線形状は、前記単体化する工程において曲線状または非長方形状に切断することにより達成される集積回路製品。
  18. 18
    前記集積回路製品を製造する工程において用いられる追加操作は、前記単体化の後に、外側の外部パッケージを前記インスタンスのそれぞれの周囲に固定する工程を備える請求項17に記載の集積回路製品。
  19. 19
    前記集積回路製品はメモリカードである請求項17または18に記載の集積回路製品。
  20. 20
    前記集積回路製品は着脱可能であり、かつ非長方形をなすペリフェラルカードである請求項17または18に記載の集積回路製品。
Independent claims20