JP5094017B2

Power amplifier employing thin film ferroelectric phase shift element

Abstract

This record has no abstract on file.

JP5094017B2, drawing sheet 1
Sheet 1 of 6

Term

Term ended

Expired 26 December 2025, 0.7 years ago.

  1. Priority
  2. Filed
  3. Granted
  4. Expired
  5. Today

9 claims: 4 independent, 5 dependent

  1. 1
    入力信号を受信し、少なくとも第1および第2分割信号を生成するように動作可能な信号スプリッタと、 前記第1分割信号を受信し、第1増幅信号を生成するよう機能する第1増幅器と、 前記第2分割信号を受信し、第2増幅信号を生成するよう機能する第2増幅器と、 前記第1増幅信号および前記第2増幅信号の和である出力信号を生成するよう機能する結合回路と、 前記第1および第2増幅器の1つの信号路に配置された位相制御回路であって、前記位相制御回路によって提供される位相シフトの量が、それに印加される制御信号の関数として選択的に可変であり、少なくとも1つの薄膜強誘電性素子を含む位相制御回路とを含み、 前記制御信号が前記入力信号の周波数の 実質的に線形な 関数である、増幅器。
  2. 2
    前記位相制御回路が前記第1増幅器の出力に連結されている、請求項1に記載の増幅器。
  3. 3
    前記位相制御回路が前記第1増幅器の信号路に配置され、前記増幅器がさらに、前記第2増幅器の信号路に配置された第2位相制御回路を含み、前記第2位相制御回路によって提供される位相シフトの量が、それに印加される第2制御信号の関数として選択的に可変であり、前記第2位相制御回路が少なくとも1つの薄膜強誘電性素子を含む、請求項1に記載の増幅器。
  4. 4
    前記入力信号の少なくとも一部を受信し、前記入力信号の周波数を表す検出器信号を生成するよう機能する周波数検出器回路をさらに備え、前記制御信号が前記検出器信号の関数である、請求項1に記載の増幅器。
  5. 5
    前記出力信号を受信し、前記出力信号と比較して所望量だけ位相がシフトされた位相シフト出力信号を生成する機能する第2位相制御回路をさらに含む、請求項1に記載の増幅器。
  6. 6
    前記出力信号を受信し、前記出力信号と比較して所望量だけ位相がシフトされた位相シフト出力信号を生成するよう機能する第2位相制御回路をさらに備え、前記出力信号の位相シフトの量が、それに印加される第2制御信号の関数として選択的に可変であり、前記第2位相制御回路が少なくとも1つの薄膜強誘電性素子を含む、請求項1に記載の増幅器。
  7. 7
    前記少なくとも1つの位相制御回路が、 前記位相制御回路の入力ノードと第1ノードの間に直列に接続された第1インダクタと、 前記第1ノードと共通ノードの間に接続された第1コンデンサと、 前記第1コンデンサと並列に接続された第1可変コンデンサと、 前記第1ノードと第2ノードの間に接続された第2インダクタと、 前記第2ノードと前記共通ノードの間に接続された第2可変コンデンサと、 前記第2可変コンデンサと並列に接続された第2コンデンサと、 前記第2ノードと出力ノードの間に接続された第3インダクタを含む、請求項1に記載の増幅器。
  8. 8
    前記信号スプリッタが、前記入力信号が印加される前記電力増幅器の入力部と第1ノードとの間に接続された第1相互接続素子、前記第1ノードと前記第1分割信号が生成される第2ノードとの間に接続された第2相互接続素子、および前記第1ノードと前記第2分割信号が生成される第3ノードとの間に接続された第3相互接続素子を含む、請求項1に記載の増幅器。
  9. 9
    少なくとも1つの増幅器を含む集積回路であって、前記少なくとも1つの増幅器が 入力信号を受信し、少なくとも第1および第2分割信号を生成するように動作可能な信号スプリッタと、 前記第1分割信号を受信し、第1増幅信号を生成するよう機能する第1増幅器と、 前記第2分割信号を受信し、第2増幅信号を生成するよう機能する第2増幅器と、 前記第1増幅信号および前記第2増幅信号の和である出力信号を生成するよう機能する結合回路と、 前記第1および第2増幅器の1つの信号路に配置された位相制御回路であって、前記位相制御回路によって提供される位相シフトの量が、それに印加される制御信号の関数として選択的に可変であり、少なくとも1つの薄膜強誘電性素子を含む位相制御回路とを含み、 前記制御信号が前記入力信号の周波数の 実質的に線形な 関数である、集積回路。
Independent claims9