Nova Patents
JP2003282957A

Flip chip semiconductor element and method for manufacturing the same

Abstract

[Task] To provide a flip-chip type semiconductor element capable of extremely effectively preventing a short circuit between positive and negative electrodes and a method for manufacturing the same.

Solution.The substrate 1, the n-type semiconductor layer (first semiconductor) 2, and the p-type semiconductor layer (second semiconductor) 3 are laminated in this order, and the conductor 6 is provided on the n-type electrode 4 provided on the n-type semiconductor layer 2. , A conductor 7 is provided on the p-type electrode 5 provided on the p-type semiconductor layer 3, an insulating protective film 8b covers the upper parts of the n-type electrode 4 and the p-type electrode 5, and the connection portion 6c of the conductor 6 and The connection portion 7c of the conductor 7 is a flip-chip type semiconductor element in which the connection portion 6 and the connection portion 7 are formed at positions different from the upper portion 9 of the corresponding conductor 6 and the upper portion 10 of the conductor 7.

Term

Term ended

Projected expiry passed 20 March 2022, 4.5 years ago.

  1. Priority and filed
  2. Published
  3. Projected expiry
  4. Today

15 claims: 5 independent, 10 dependent

  1. 1
    【特許請求の範囲】 【請求項1】 第1の電極が設けられた第1の半導体と、前記第1の半導体に形成され前記第1の半導体とは異なる導電型を有する第2の電極が設けられた第2の半導体と、前記第1の電極及び前記第2の電極のうち少なくともいずれか一方に電気的に接続された導電体と、前記第1及び第2の半導体の少なくとも一部を覆うように設けられた絶縁保護膜と、を少なくとも構成中に含有するフリップチップ型半導体素子であって、前記導電体が接続されている前記電極の上部は、前記絶縁保護膜で覆われており、前記導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記導電体が接続されている前記電極の半導体に対して、前記導電体が接続されている前記電極の上部とは異なる位置に前記接続部が形成されていることを特徴とするフリップチップ型半導体素子。
  2. 2
    【請求項2】 第1の電極が設けられた第1の半導体と、前記第1の半導体に形成され前記第1の半導体とは異なる導電型を有する第2の電極が設けられた第2の半導体と、前記第1の電極及び前記第2の電極のそれぞれに電気的に接続された導電体と、前記第1及び第2の半導体の少なくとも一部を覆うように設けられた絶縁保護膜と、を少なくとも構成中に含有するフリップチップ型半導体素子であって、前記導電体が接続されている前記電極の上部は、前記絶縁保護膜で覆われており、前記導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記導電体が接続されている前記電極の半導体に対して、前記導電体が接続されている前記電極の上部とは異なる位置に前記接続部が形成されており、前記対応する接続部間の距離は、前記対応する第1及び第2の電極間の距離よりも広いことを特徴とするフリップチップ型半導体素子。
  3. 3
    【請求項3】 前記第1の半導体に第2の半導体を形成する側に設けられた前記接続部と前記絶縁保護膜であって、前記接続部の上面と前記絶縁保護膜の上面とは、ほぼ同一平面にあることを特徴とする請求項1又は2のいずれかに記載のフリップチップ型半導体素子。
  4. 4
    【請求項4】 前記絶縁保護膜は、第1の絶縁保護膜と第2の絶縁保護膜とから構成されており、前記第1の絶縁保護膜は、前記導電体と接続される部分を除く前記電極部分と、前記第1及び第2の半導体と、の少なくとも一部分を覆うように設けられており、前記第2の絶縁保護膜は、前記導電体が接続されている前記電極の上部を覆うように設けられていることを特徴とする請求項1乃至3のいずれか一項に記載のフリップチップ型半導体素子。
  5. 5
    【請求項5】 前記絶縁保護膜、前記第1の絶縁保護膜及び前記第2の絶縁保護膜のうち少なくともいずれか1つは、AlNとポリシラザンとが少なくとも含有されていることを特徴とする請求項1乃至4のいずれか一項に記載のフリップチップ型半導体素子。
  6. 6
    【請求項6】 前記導電体は、第1の導電体と第2の導電体とから構成されており、前記第1の導電体は、前記第1の絶縁保護膜上に形成されており、前記第2の導電体の一の部分は、前記第1の導電体と電気的に接続されており、前記第2の導電体の他の部分は、接続部が形成されていることを特徴とする請求項1乃至5のいずれか一項に記載のフリップチップ型半導体素子。
  7. 7
    【請求項7】 前記フリップチップ型半導体素子の厚みは、10~200μmであることを特徴とする請求項1乃至6のいずれか一項に記載のフリップチップ型半導体素子。
  8. 8
    【請求項8】 前記フリップチップ型半導体素子は、フリップチップ型半導体発光素子であることを特徴とする請求項1乃至7のいずれか一項に記載のフリップチップ型半導体発光素子。
  9. 9
    【請求項9】 フリップチップ型半導体発光素子と、該フリップチップ型半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質と、該フリップチップ型半導体発光素子を実装する実装基板と、を有する発光装置において、該フリップチップ型半導体発光素子は、請求項8に記載のフリップチップ型半導体発光素子であることを特徴とする発光装置。
  10. 10
    【請求項10】 第1の半導体に、第1の半導体とは異なる導電型を有する第2の半導体を形成する第一の工程と、第一の工程後、第1の半導体に第1の電極を、第2の半導体に第2の電極をそれぞれ設ける第二の工程と、第二の工程後、前記第1及び第2の電極のうち少なくともいずれか一方に開口部分を有するように第1の絶縁保護膜を設け、さらに、前記第1及び第2の半導体のうち少なくとも一部分を覆うように前記第1の絶縁保護膜を設ける第三の工程と、第三の工程後、前記開口部分から前記第1の絶縁保護膜上に延びる前記電極と電気的に接続される第1の導電体を設ける第四の工程と、第四の工程後、前記第1の導電体に第2の導電体を設ける工程であって、前記第2の導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記第1の導電体が接続されている前記電極の半導体に対して、前記第1の導電体が接続されている前記電極の上部とは異なる位置に前記接続部を形成するように、前記第2の導電体の他の一部分を前記第1の導電体に設ける第五の工程と、第五の工程後、前記第1の導電体が接続されている前記電極の上部を覆う第2の絶縁保護膜を設ける第六の工程と、を少なくとも有するフリップチップ型半導体素子の製造方法。
  11. 11
    【請求項11】 第1の半導体に、第1の半導体とは異なる導電型を有する第2の半導体を形成する第一の工程と、第一の工程後、第1の半導体に第1の電極を、第2の半導体に第2の電極をそれぞれ設ける第二の工程と、第二の工程後、前記第1及び第2の電極のそれぞれに開口部分を有するように第1の絶縁保護膜を設け、さらに、前記第1及び第2の半導体のうち少なくとも一部分を覆うように前記第1の絶縁保護膜を設ける第三の工程と、第三の工程後、前記開口部分から前記第1の絶縁保護膜上に延びる前記電極と電気的に接続される第1の導電体を設ける第四の工程と、第四の工程後、前記第1の導電体に第2の導電体を設ける工程であって、前記第2の導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記第1の導電体が接続されている前記電極の半導体に対して、前記第1の導電体が接続されている前記電極の上部とは異なる位置に前記接続部を形成するように、前記第2の導電体の他の一部分を前記第1の導電体に設ける第五の工程と、第五の工程後、前記第1及び第2の電極のそれぞれの上部を覆う第2の絶縁保護膜を設ける第六の工程と、を少なくとも有するフリップチップ型半導体素子の製造方法。
  12. 12
    【請求項12】 前記第六の工程において、前記第1及び第2の電極のそれぞれの上部を少なくとも覆うように第2の絶縁保護膜を設け、さらに、前記第2の絶縁保護膜の上面と前記接続部の上面とは、ほぼ同一平面になるように前記第2の絶縁保護膜を成形することを特徴とする請求項10又は11のいずれかに記載のフリップチップ型半導体素子の製造方法。
  13. 13
    【請求項13】 前記第六の工程において、前記第1及び第2の電極のそれぞれの上部を覆う第2の絶縁保護膜を設け、さらに、前記第2の絶縁保護膜の上面と前記接続部の上面とは、ほぼ同一平面になるように前記第2の絶縁保護膜及び前記接続部のうち少なくともいずれか一方を切削することを特徴とする請求項10又は12のいずれかに記載のフリップチップ型半導体素子の製造方法。
  14. 14
    【請求項14】 請求項10乃至13のいずれか一項に記載のフリップチップ型半導体素子の製造方法は、フリップチップ型半導体発光素子の製造方法であることを特徴とするフリップチップ型半導体発光素子の製造方法。
  15. 15
    【請求項15】 フリップチップ型半導体発光素子を実装基板に実装し、該フリップチップ型半導体発光素子を該フリップチップ型半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質で覆う、発光素子の製造方法において、該フリップチップ型半導体発光素子は、請求項14のフリップチップ型半導体発光素子の製造方法により製造されたものであることを特徴とする発光装置の製造方法。
Independent claims15