JP2000286293A

Semiconductor device and circuit board for mounting semiconductor element

Abstract

[Task] Further improving productivity in the mounting process when connecting a semiconductor element and a circuit board via an anisotropic conductive film.

Solution.The semiconductor element 1 and the anisotropic conductive film 2 are integrally bonded to form a semiconductor device. At this time, the end portion of the conduction path 21 of the film 2 is brought into contact with or bonded to each electrode 11 of the element 1 to form a semiconductor device capable of being electrically connected to the outside via the film 2. Further, the circuit board and the anisotropic conductive film are integrally bonded to form a mounting board on which a bare chip can be mounted via the film. A plurality of anisotropic conductive films 2 are provided as conduction paths in a film substrate 22 made of an insulating resin, with metal conductors 21 insulated from each other and penetrating the film substrate in the thickness direction. It has a structure.

JP2000286293A, drawing sheet 1
Sheet 1 of 6

Term

Term ended

Projected expiry passed 29 March 2019, 7.5 years ago.

  1. Priority and filed
  2. Published
  3. Projected expiry
  4. Today

5 claims: 3 independent, 2 dependent

  1. 1
    【特許請求の範囲】 【請求項1】 絶縁性樹脂からなるフィルム基板中に、金属導線が互いに絶縁された状態で且つ該フィルム基板を厚み方向に貫通した状態で、導通路として複数設けられた構造を有する異方導電性フィルムが、半導体素子の電極面に接合され、半導体素子の各電極が、異方導電性フィルム中の導通路を介して外部との電気的な接続が可能な状態とされていることを特徴とする半導体装置。
  2. 2
    【請求項2】 絶縁性樹脂からなるフィルム基板中に、金属導線が互いに絶縁された状態で且つ該フィルム基板を厚み方向に貫通した状態で、導通路として複数設けられた構造を有する異方導電性フィルムが、ウエハ上に形成された複数の半導体素子の全ての電極面に接合され、半導体素子の各電極が、異方導電性フィルム中の導通路を介して外部との電気的な接続が可能な状態とされていることを特徴とする半導体装置。
  3. 3
    【請求項3】 半導体素子の電極と、異方導電性フィルムの導通路の端部とが、接触または接合の状態とされており、この接触または接合の状態とされている部分における、両者の材料の組み合わせが、電極側をアルミニウムとし導通路側を金とする組み合わせ、または電極側をバリアメタルとし、導通路側を半田とする組み合わせである請求項1または2記載の半導体装置。
  4. 4
    【請求項4】 絶縁性樹脂からなるフィルム基板中に、金属導線が互いに絶縁された状態で且つ該フィルム基板を厚み方向に貫通した状態で、導通路として複数設けられた構造を有する異方導電性フィルムが、 半導体素子の電極に対応する導体パターンとして形成された実装用回路を絶縁性基板の一方の面に有する回路基板の、実装用回路側の面に接合され、 回路基板の実装用回路が、異方導電性フィルムを介して半導体素子との電気的な接続が可能な状態とされていることを特徴とする半導体素子実装用回路基板。
  5. 5
    【請求項5】 回路基板の実装用回路と異方導電性フィルムの導通路の端部とが接触または接合の状態とされており、この接触または接合の状態とされている部分における、両者の材料の組み合わせが、実装用回路側を半田とし導通路側を金とする組み合わせである請求項4記載の半導体素子実装用回路基板。
Independent claims5