JP2000200799A

Manufacturing method of semiconductor device

Abstract

[Task] Provided is a method for manufacturing a semiconductor device having excellent mass productivity with less concave warpage of the semiconductor device even if the diameter of the semiconductor device (wafer) is increased and the thickness is further reduced.

Solution.A step of forming a protective film 13 on the surface of the semiconductor device 10 having the connection electrode pad 12 which is an element forming surface and patterning the protective film 13 so that the electrode pad 12 opens, and a common electrode film 14 of the semiconductor device 10 The step of forming the stress relief film 15 on the back surface of the semiconductor device 10, the step of forming the plating resist 16 on the surface of the semiconductor device 10, and the protrusion electrode forming region of the plating resist 16 are opened. The step of patterning as described above, the step of forming the protruding electrode 17 by plating in the opening of the plating resist 16, the step of removing the plating resist 16, and the common electrode film 14 and the stress of the portion other than the base of the protruding electrode 17. It is characterized by having a step of removing the relaxation film 15.

JP2000200799A, drawing sheet 1
Sheet 1 of 11

Term

Term ended

Projected expiry passed 5 January 2019, 7.7 years ago.

  1. Priority and filed
  2. Published
  3. Projected expiry
  4. Today

6 claims: 2 independent, 4 dependent

  1. 1
    【特許請求の範囲】 【請求項1】 接続電極パッドを有する半導体装置の素子形成面である表面に保護膜を形成し、電極パッドが開口するように保護膜をパターンニングする工程と、 共通電極膜を半導体装置の表面に形成する工程と、 応力緩和膜を半導体装置の裏面に形成する工程と、 メッキレジストを半導体装置の表面に形成する工程と、 メッキレジストを突起電極形成領域が開口するようにパターンニングする工程と、 メッキレジストの開口部にメッキにより突起電極を形成する工程と、 メッキレジストを除去する工程と、 突起電極の付け根以外の部分の共通電極膜および応力緩和膜を除去する工程とを有することを特徴とする半導体装置。
  2. 2
    【請求項2】 接続電極パッドを有する半導体装置の素子形成面である表面に保護膜を形成し、電極パッドが開口するように保護膜をパターンニングする工程と、 応力緩和膜を半導体装置の裏面に形成する工程と、 共通電極膜を半導体装置の表面に形成する工程と、 メッキレジストを半導体装置の表面全面に形成する工程と、 メッキレジストを突起電極形成領域が開口するようにパターンニングする工程と、 メッキレジストの開口部にメッキにより突起電極を形成する工程と、 メッキレジストを除去する工程と、 突起電極の付け根以外の部分の共通電極膜および応力緩和膜を除去する工程とを有することを特徴とする半導体装置。
  3. 3
    【請求項3】 共通電極膜と応力緩和膜とは、 同じ構成とすることを特徴とする請求項1に記載の半導体装置。
  4. 4
    【請求項4】 共通電極膜と応力緩和膜とは、 同じ材料とするとともに、ほぼ同じ膜厚とすることを特徴とする請求項1に記載の半導体装置。
  5. 5
    【請求項5】 共通電極膜と応力緩和膜とは、 同じ構成とすることを特徴とする請求項2に記載の半導体装置。
  6. 6
    【請求項6】 共通電極膜と応力緩和膜とは、 同じ材料とするとともに、ほぼ同じ膜厚とすることを特徴とする請求項2に記載の半導体装置。
Independent claims6