Nova Patents
ES2342136T3

Data synchronisation process, and transmission interface

Abstract

VERY SIMPLE INTERFACES ARE PROPOSED FOR THE TRANSMISSION AND RECEIPT OF DATA, WHICH CAN ALSO BE OPERATED WITH A HIGH SIMPLICITY PROCEDURE. IN THE INVENTION IT HAS BEEN PROVIDED THAT THREE DIFFERENT LEVELS ARE TRANSMITTED BY THE BUS. ONE OF THESE LEVELS (V0) IS USED TO GENERATE A SYNCHRONIZATION SIGNAL FOR THE SUBSEQUENT TRANSMISSION OF A HIGH BIT OR A LOW BIT. BITS ARE TRANSMITTED TO THE OTHER TWO LEVELS (V2, V1). ON A VARIANT, INFORMATION IS EXCHANGED BY INTERFACES OR UNION LINES THAT ARE REPRESENTED WITH HELP OF TWO DIFFERENT LEVELS. IN THIS VARIANTE SYNCHRONIZATION IMPULSES ARE GENERATED, AS WELL AS TWO DIFFERENT INFORMATION IMPULSES, WHICH ARE DIFFERENT BY THEIR LENGTH.

ES2342136T3, drawing sheet 1
Sheet 1 of 7

Term

Term ended

Projected expiry passed 22 July 2017, 9.2 years ago.

  1. Priority
  2. Filed
  3. Published
  4. Projected expiry
  5. Today

12 claims: 4 independent, 8 dependent

  1. 1
    ES 2 342 136 T3 REIVINDICACIONES 1. Procedimiento para la transmisión de datos mediante una línea de transmisión (15) mediante la transmisión de una secuencia de un primer o de un segundo estado, que pueden ser distinguidos entre sí, en la línea de transmisión, con lo que el primer estado corresponde a un bit alto y el segundo estado, a un bit bajo, con lo que en la línea de transmisión (15) se puede generar un tercer estado que se puede distinguir de los dos primeros estados, y que el tercer estado es utilizado como señal de sincronización, con lo que los estados son representados mediante duraciones de pulsos y las duraciones de los pulsos de los tres estados se diferencian entre sí, caracterizado porque para formar la señal de sincronización la línea de transmisión es llevada al tercer estado por un tiempo mínimo predeterminado, con lo que la línea de transmisión además es llevada por un tiempo mínimo predeterminado al primer o al segundo estado para indicar un bit alto o un bit bajo, y que antes de cada bit alto o bit bajo es transmitida una señal de sincronización.
  2. 2
    Procedimiento conforme a la reivindicación 1, caracterizado porque la línea de transmisión presenta un estado de reposo si es mantenida en uno de los tres estados, y que el comienzo de una transmisión de datos es indicado porque la línea de transmisión es llevada a otro estado, diferente al de reposo.
  3. 3
    Procedimiento conforme a una de las reivindicaciones anteriores, caracterizado porque los tres estados diferentes son realizados porque en un conductor eléctrico son generados diferentes niveles de tensión.
  4. 4
    Procedimiento conforme a la reivindicación 1, caracterizado porque el primer dispositivo es un microprocesador, especialmente un dispositivo de control en un automóvil, y el segundo dispositivo es el regulador de tensión del automóvil.
  5. 5
    Procedimiento conforme a la reivindicación 1 o 4, caracterizado porque existen múltiples receptores y se genera un protocolo de transmisión.
  6. 6
    Interfaz (2) para emitir datos y que se encuentra unida a una línea de transmisión, con lo que la interfaz presenta primeros medios para generar una secuencia de un primer o un segundo estado, que pueden ser distinguidos entre sí, en la línea de transmisión, con lo que el primer estado corresponde a un bit alto y el segundo estado, a un bit bajo, y se encuentran previstos segundos medios para generar, cuando se implementa una señal de sincronización, un tercer estado en la línea de datos que puede ser distinguido el primer y del segundo estado, con lo que los medios representan los estados mediante duraciones de pulsos y las duraciones de los pulsos de los tres estados se diferencian entre sí, caracterizado porque los segundos medios se encuentran diseñados de manera tal, que para formar la señal de sincronización la línea de transmisión es llevada al tercer estado por un tiempo mínimo predeterminado, con lo que los primeros medios se encuentran diseñados de manera de llevar la línea de transmisión, además, por un tiempo mínimo predeterminado al primer o al segundo estado para indicar un bit alto o un bit bajo, y los segundos medios se encuentran diseñados de manera tal, que antes de cada bit alto o bit bajo es transmitida una señal de sincronización.
  7. 7
    Interfaz conforme a la reivindicación 6, caracterizada porque los tres estados diferentes son realizados por niveles de tensión en un conductor eléctrico.
  8. 8
    Interfaz conforme a la reivindicación 7, caracterizada porque los primeros medios presentan un divisor de tensión con una primera resistencia (5) y una segunda resistencia (6), porque la primera resistencia (5) se encuentra dispuesta entre una primera tensión (VCC) y un nodo, porque la segunda resistencia se encuentra dispuesta entre el nodo y un interruptor, y porque el interruptor se encuentra dispuesto entre la segunda resistencia (6) y una segunda tensión (masa), porque el interruptor se puede conmutar opcionalmente para la emisión de un bit alto o un bit bajo, y porque la línea de transmisión (15) se encuentra unido con el nodo (4).
  9. 9
    Interfaz conforme a la reivindicación 8, caracterizada porque los segundos medios presentan un interruptor con el que la línea de transmisión se puede conectar con la primera o la segunda tensión, y que el interruptor se puede conmutar dependiendo de las señales de sincronización.
  10. 10
    Interfaz conforme a la reivindicación 7 a 9, caracterizada porque para la activación de los interruptores se encuentran previstas una línea de datos (out-data) y una línea de sincronización (Out-CLK), y porque la línea de datos (Out-Data) y la línea de sincronización (Out-CLK) se encuentran conectadas con un microprocesador, especialmente un microprocesador de una unidad de control de motor.
  11. 11
    Dispositivo con una interfaz conforme a la reivindicación 6.
  12. 12
    Dispositivo conforme a la reivindicación 11, caracterizado porque los tres estados diferentes son realizados por niveles de tensión que pueden ser diferenciados entre sí.
Independent claims12