Nova Patents
EP0482003B1

Audio signal processor circuit.

Abstract

This record has no abstract on file.

EP0482003B1, drawing sheet 1
Sheet 1 of 10

Term

Term ended

Expired 15 May 2010, 16.4 years ago.

  1. Priority
  2. Filed
  3. Granted
  4. Expired
  5. Today

10 claims: 10 independent, 0 dependent

  1. 1
    An audio signal processor circuit for treating a digitally encoded incoming signal, the circuit comprising means for sampling the encoded signal, means for calculating from the sampled values a measure of the correlation function of the sampled signal to a further sampled signal during a particular time frame, the value of said function serving to control operation of an adaptive echo cancellation algorithm, in which the sampled signal portions are truncated such that only the arithmetic sign bit of each signal portion contributes to the function calculation, such that control can be effected on the adaptive algorithm for eliminating unwanted effects. Circuit processeur de signaux d'audiofréquences, destiné à traiter un signal reçu codé numériquement, le circuit comprenant un dispositif d'échantillonnage du signal codé, un dispositif de calcul, à partir des valeurs échantillonnées, d'une mesure de la fonction de corrélation du signal échantillonné en un signal échantillonné supplémentaire pendant une séquence temporelle particulière, la valeur de la fonction étant utilisée pour la commande du fonctionnement d'un algorithme de compensation d'écho par adaptation, dans lequel les parties de signal échantillonné sont tronquées afin que seul le bit de signe arithmétique de chaque partie de signal contribue au calcul de la fonction, si bien que la commande peut être réalisée avec un algorithme d'adaptation permettant l'élimination des effets indésirables. Schaltung zur Audiosignalverarbeitung zum Verarbeiten eines digitalcodierten Eingangssignals, wobei die Schaltung eine Einrichtung zum Abtasten des codierten Signals umfaßt, eine Einrichtung zum Berechnen eines Maßes der Korrelationsfunktion des abgetasteten Signals zu einem weiteren abgetasteten Signal während eines speziellen Zeitrahmens aus den abgetasteten Werten, wobei der Wert dieser Funktion dazu dient, die Operation eines adaptiven Echokompensationsalgorithmus zu steuern, in dem die abgetasteten Signalabschnitte so beschnitten werden, daß nur das arithmetische Vorzeichenbit jedes Signalabschnitts zur Funktionsberechnung beiträgt, derart, daß eine Steuerung für eine Eliminierung unerwünschter Effekte bezüglich des adaptiven Algorithmus erbracht werden kann.
  2. 2
    A circuit as claimed in claim 1 wherein the sampled digitally encoded incoming signal and the further sampled signal are the same sampled signals whereby the circuit functions as an autocorrelator. Circuit selon la revendication 1, dans lequel le signal entrant codé numériquement qui est échantillonné et le signal échantillonné supplémentaire sont les mêmes signaux échantillonnés, si bien que le circuit joue le rôle d'un circuit d'autocorrélation. Schaltung nach Anspruch 1, in welcher das abgetastete digitalcodierte Eingangssignal und das weitere abgetastete Signal dieselben abgetasteten Signale sind, wodurch die Schaltung als Autokorrelator wirkt.
  3. 3
    A circuit as claimed in claim 1 or 2, comprising means, operative at the end of each time frame, for controlling the operation of said adaptive algorithm for a new function calculation. Circuit selon la revendication 1 ou 2, comprenant un dispositif commandé à la fin de chaque séquence temporelle et destiné à commander l'exécution de l'algorithme d'adaptation pour un nouveau calcul de la fonction. Schaltung nach Anspruch 1 oder 2, aufweisend eine Einrichtung, die am Ende jedes Zeitrahmens wirkt, zum Steuern der Operation des adaptiven Algorithmus für eine neue Funktionsberechnung.
  4. 4
    A circuit as claimed in claim 1, 2 or 3 in which an incoming signal sample is initially treated in an extraction block (2) arranged to determine the arithmetic sign relevant to that signal, the resulting sign bits being fed in sequence to a shift register (6) arranged to store a predetermined number of said sign bits. Circuit selon la revendication 1, 2 ou 3, dans lequel un échantillon du signal entrant est traité initialement dans un bloc d'extraction (2) destiné à déterminer le signe arithmétique correspondant de ce signal, les bits de signaux résultants étant transmis successivement à un registre à décalage (6) destiné à conserver un nombre prédéterminé des bits de signe. Schaltung nach Anspruch 1, 2 oder 3, in welcher der Eingangssignalabtastwert anfangs in einem Extraktionsblock (2) verarbeitet wird, der dazu ausgelegt ist, das für dieses Signal zutreffende arithmetische Vorzeichen zu bestimmen, wobei die resultierenden Vorzeichenbits aufeinanderfolgend einem Schieberegister (6) zugeführt werden, das dazu ausgelegt ist, eine vorbestimmte Anzahl dieser Vorzeichenbits zu speichern.
  5. 5
    A circuit as claimed in claim 4, which provides outputs from selected locations in the shift register in accordance with a control logic select circuit. Circuit selon la revendication 4, qui transmet des signaux de sortie à des emplacements choisis du registre à décalage en fonction d'un circuit logique de commande de sélection. Schaltung nach Anspruch 4, welche Ausgangssignale aus selektierten Stellen im Schieberegister gemäß einer Steuerlogik-Selektionsschaltung vorsieht.
  6. 6
    A circuit as claimed in claim 5, in which the output from the said select circuit is combined in a multiplier (3) with arithmetic sign signals extracted from the path of the further sampled signal and a multiplier output signal is delivered to an up/down counter (8). Circuit selon la revendication 5, dans lequel le signal de sortie du circuit de sélection est combiné dans un circuit multiplicateur (3) à des signaux de signe arithmétique extraits du trajet du signal supplémentaire échantillonné, et un signal de sortie du circuit multiplicateur est transmis à un compteur-décompteur (8). Schaltung nach Anspruch 5, in welcher das Ausgangssignal von der Selektionsschaltung in einem Multiplizierer (3) mit arithmetischen Vorzeichensignalen kombiniert wird, die aus dem Pfad des weiteren abgetasteten Signals extrahiert sind, und ein Multipliziererausgangssignal einem Aufwärts/Abwärts-Zähler (8) zugeführt wird.
  7. 7
    A circuit as claimed in claim 6 wherein the up/down counter (8) has underflow and overflow outputs providing both sign and value outputs. Circuit selon la revendication 6, dans lequel le compteur-décompteur (8) a des sorties de débordement par le bas et par le haut, donnant des signaux de sortie de signe et de valeur à la fois. Schaltung nach Anspruch 6, in welcher der Aufwärts/Abwärts-Zähler (8) Unterlauf- und Uberlaufausgangssignale aufweist, die sowohl Vorzeichen- als auch Werte-Ausgangssignale liefern.
  8. 8
    A circuit as claimed in any preceding claim further including a D.C. blocking filter (18). Circuit selon l'une quelconque des revendications précédentes, comprenant en outre un filtre (18) d'arrêt de courant continu. Schaltung nach einem vorhergehenden Anspruch, ferner aufweisend ein Gleichspannungssperrfilter (18).
  9. 9
    A circuit as claimed in any preceding claim further including latch means, reset at the end of each further calculation, for holding the arithmetic sign and value of the calculation for inhibiting or permitting operation of the adaptive echo cancellation algorithm. Circuit selon l'une quelconque des revendications précédentes, comprenant en outre un dispositif à bascule, rétabli à la fin de chaque calcul supplémentaire et destiné à contenir le signe arithmétique et la valeur du calcul afin qu'il inhibe ou permette l'exécution de l'algorithme de compensation d'écho par adaptation. Schaltung nach einem vorhergehenden Anspruch, ferner aufweisend eine Latch-Schaltung, die am Ende jeder weiteren Berechnung zurückgesetzt wird, um das arithmetische Vorzeichen und den Wert der Berechnung zur Verhinderung oder zum Zulassen der Operation des adaptiven Echokompensationsalgorithmus zu halten.
  10. 10
    A telephone exchange line interface circuit including an audio signal processor circuit as claimed in any preceding claims. Circuit d'interface de ligne de central téléphonique, comprenant un circuit processeur de signaux d'audiofréquences selon l'une quelconque des revendications précédentes. Fernsprecheramtsleitungs-Interfaceschaltung, aufweisend eine Schaltung zur Audiosignalverarbeitung nach einem vorhergehenden Anspruch.